KR100281113B1 - 반도체소자의 패터닝 방법 - Google Patents

Abstract

반도체소자의 패터닝 방법에 관한 것으로, 특히, 고단차의 식각대상층에 적용되는 MLR에서 하층 레지스트와 상층 레지스트의 계면에 형성되는 산화막을 용이하게 형성하여 건식식각공정을 최적화하기에 적당한 반도체소자의 패터닝 방법에 관한 것이다. 이와 같은 반도체소자의 패터닝방법은 기판상에 평탄화층을 형성하는 단계, 상기 평탄화층 표면에 실리레이션층을 형성하는 단계, 상기 실리레이션층을 산소와 반응시켜 산화막을 형성하는 단계, 상기 산화막 및 평탄화층을 선택적으로 패터닝하는 단계를 포함한다.

Description

반도체소자의 패터닝 방법

본 발명은, 반도체소자의 패터닝 방법에 관한 것으로 특히, 고단차의 식각대상층에 적용되는 MLR(Multilayer Resist)에서 하층 레지스트와 상층 레지스트의 계면에 형성되는 산화막을 용이하게 형성하여 건식식각공정을 최적화하기에 적당한 반도체소자의 패터닝 방법에 관한 것이다.

이하에서, 첨부된 도면을 참조하여 종래 반도체소자의 패터닝방법을 설명하기로 한다.

제1(a)도 내지 제1(g)도는 종래 반도체소자의 패터닝공정 단면도이다.

먼저, 제1(a)도에 나타낸 바와 같이, 단차가 형성된 기판(1)상에 평탄화층(2)을 형성한다. 이때, 상기 평탄화층(2)은 감광막(Photoresist)을 이용하여 형성한다.

제1(b)도에 나타낸 바와 같이, 상기 반도체기판(1)을 약 200℃ 이상에서 5분이상 열처리하여 상기 평탄화층(2)을 경화시킨다.

제1(c)도에 나타낸 바와 같이, 상기 경화된 평탄화층(2)상에 산화막(3)을 형성한다. 즉, 상기 산화막(3)을 평탄화층(2)상에 형성하기 위하여 감광막으로 형성된 평탄화층(2)을 200℃이상에서 열처리하여 경화시키는 것이다.

제1(d)도에 나타낸 바와 같이, 상기 산화막(3)상에 감광막(PR)을 도포한다.

제1(e)도에 나타낸 바와 같이, 노광 및 현상공정으로 상기 감광막(PR)을 선택적으로 패터닝한다.

제1(f)도에 나타낸 바와 같이, 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 산화막(3)을 선택적으로 제거한다. 이때, CF₄가스를 이용한다.

제1(g)도에 나타낸 바와 같이, 상기 감광막(PR)을 제거한다음 상기 산화막(3)을 마스크로 이용한 식각공정으로 상기 평탄화층(2)을 선택적으로 패터닝한다.

이어서, 도면상에 도시하지는 않았지만 후속공정으로 상기 기판(1)에 대한 식각공정을 진행한다.

즉, 일반적인 MLR공정은 포토공정에서 기판(식각대상층) 단차가 심하게 형성된 경우에 패터닝시 디포커스(defocus)문제가 발생하며, 단차가 심한 부분에서의 빛의 반사로 할레이션(halation) 등을 방지하기에 적당한 기술이다.

종래 반도체소자의 패터닝방법에 있어서는 다음과 같은 문제점이 있었다.

첫째, 하부의 평탄화층을 패터닝하기 위하여 평탄화층의 상측에 산화막을 형성할 때 고온(150 ~ 200℃)에서 견뎌야 하므로 그전에 미리 200℃로 5분이상 베이킹하는 공정이 필요하며 시간이 많이 걸리므로 생산성이 저하되는 문제점이 있다.

둘째, 감광막으로 형성한 평탄화층을 베이킹하여 경화시키고 나서 패터닝공정을 마친다음 평탄화층을 제거할 때 잔여물이 남기쉬워 그로 인한 디펙트 발생의 원인이 되기도 한다.

셋째, 기판의 단차 때문에 평탄화층에도 두께가 다른 단차지역이 발생하게되므로 산화막을 마스크로 이용한 식각공정시 어느 정도의 오버-에치가 필요하게 된다. 이때, 베이킹된 평탄화층은 높은 식각 저항율을 갖게되어 기판에 데미지를 유발하기 쉬운 문제점이 있었다.

본 발명은 상기한 바와 같은 종래 반도체소자의 패터닝방법의 문제점을 해결하기 위하여 안출한 것으로 평탄화층으로 감광막을 이용하였을 경우 그 표면에 실리레이션 공정 및 산소 이온 공정을 거쳐 산화막을 형성하므로 평탄화층의 경화를 방지하여 용이하게 패터닝공정 및 감광막 스트립공정을 진행할 수 있는 반도체소자의 패터닝방법을 제공하는데 그 목적이 있다.

제1(a)도 내지 제1(g)도는 종래 반도체소자의 패터닝공정 단면도.

제2(a)도 내지 제2(g)도는 본 발명 반도체소자의 패터닝공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

11 : 기판 12 : 평탄화층

13a : 산화막

본 발명에 따른 반도체소자의 패터닝방법은 기판상에 평탄화층을 형성하는 단계, 상기 평탄화층 표면에 실리레이션층을 형성하는 단계, 상기 실리레이션층을 산소와 반응시켜 산화막을 형성하는 단계, 상기 산화막 및 평탄화층을 선택적으로 패터닝하는 단계를 포함한다.

이와 같은 본 발명 반도체소자의 패터닝방법을 첨부된 도면을 참조하여 설명하기로 한다.

제2(a)도 내지 제2(g)도는 본 발명 반도체소자의 패터닝공정 단면도이다.

먼저, 제2(a)도에 나타낸 바와 같이, 단차가 형성된 기판(11)상에 평탄화층(12)을 형성한다. 이때, 상기 평탄화층(12)은 실리레이션(silylation) 반응이 가능한 수산기(hydroxy)을 함유하고 있는 물질로 형성하는데 예를 들면 i-line용 감광 수지(regin)인 석탄산(phenolic) 수지, 또는 원자외선(DUV : Deep Ultra Violet)용 감광막으로 사용되는 PHS(Poly hydroxystyrene) 등을 사용한다.

제2(b)도에 나타낸 바와 같이, 상기 평탄화층(12) 표면을 실리레이션(sulylation)하여 실리레이션층(13)을 형성한다. 이때, 상기 실리레이션은 초점심도(D.O.F)가 얕은 노광시 감광막의 표면에만 노광후 실리콘 이온을 주입하여 노광표면을 경화시키는 공정이다.

제2(c)도에 나타낸 바와 같이, 상기 실리레이션층(13)을 산소(O₂)와 반응시켜 산화막(13a)을 형성한다.

제2(d)도에 나타낸 바와 같이, 상기 산화막(13a)상에 감광막(PR)을 도포한다.

제2(e)도에 나타낸 바와 같이, 노광 및 현상공정으로 상기 감광막(PR)을 선택적으로 패터닝한다.

제2(f)도에 나타낸 바와 같이, 패터닝된 감광막(PR)을 마스크로 이용한 식각공정으로 상기 산화막(13a)을 선택적으로 제거한다.

제2(g)도에 나타낸 바와 같이, 상기 감광막(PR)을 제거한다음 상기 산화막(13a)을 마스크로 이용한 식각공정으로 상기 평탄화층(12)을 선택적으로 패터닝한다.

이어서, 도면상에 도시하지는 않았지만 상기 패터닝된 평탄화층(12)을 마스크로 이용한 식각공정으로 상기 기판(11)을 선택적으로 패터닝한다.

본 발명에 따른 반도체소자의 패터닝방법에 있어서는 다음과 같은 효과가 있다.

첫째, 평탄화층상에 산화막을 형성하는 공정이 고온에서의 열처리공정없이 실리레이션 및 산소이온과의 반응만으로 이루어지므로 공정이 단순하고 특히, 평탄화층의 경화가 이루어지지 않아 후속공정에서 평탄화층을 스트립할 때 잔류물없이 용이하게 제거하는 것이 가능하다.

둘째, 평탄화층이 경화되어 있지 않으므로 평탄화층에 대한 식각공정시 식각 저향률이 낮아 기판에 발생하던 식각 데미지 발생을 방지할 수 있다.

Claims (4)

1. 기판상에 평탄화층을 형성하는 단계; 상기 평탄화층 표면에 실리레이션층을 형성하는 단계; 상기 실리레이션층을 산소와 반응시켜 산화막을 형성하는 단계; 그리고, 상기 산화막 및 평탄화층을 선택적으로 패터닝하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 패터닝방법.
2. 제1항에 있어서, 상기 평탄화층 표면을 산화막으로 형성하는 단계는 상기 평탄화층 표면에 실리콘이온을 확산시키는 단계와, 상기 실리콘이온이 확산된 평탄화층을 산소이온과 반응시켜 산화시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 패터닝방법.
3. 제1항에 있어서, 상기 평탄화층은 수산기를 함유하고 있는 물질로 형성함을 특징으로 하는 반도체소자의 패터닝방법.
4. 제3항에 있어서, 상기 수산기를 함유하고 있는 물질은 석탄산(phenolic)수지와 PHS(Poly hydroxystyrene)중 어느 하나로 형성함을 특징으로 하는 반도체소자의 패터닝방법.

Images