KR100380274B1 - 디유브이 공정을 이용한 실리콘 산화막 식각방법 - Google Patents
디유브이 공정을 이용한 실리콘 산화막 식각방법 Download PDFInfo
- Publication number
- KR100380274B1 KR100380274B1 KR10-1999-0023759A KR19990023759A KR100380274B1 KR 100380274 B1 KR100380274 B1 KR 100380274B1 KR 19990023759 A KR19990023759 A KR 19990023759A KR 100380274 B1 KR100380274 B1 KR 100380274B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon oxide
- oxide film
- resist
- etching
- reaction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 105
- 230000008569 process Effects 0.000 title claims abstract description 92
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 title claims abstract description 79
- 229910052814 silicon oxide Inorganic materials 0.000 title claims abstract description 79
- 238000005530 etching Methods 0.000 title claims abstract description 37
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 125000002924 primary amino group Chemical group [H]N([H])* 0.000 claims description 6
- 125000000524 functional group Chemical group 0.000 claims description 5
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000003930 superacid Substances 0.000 claims description 4
- -1 nitro, carbonyl Chemical group 0.000 claims 1
- 230000007547 defect Effects 0.000 description 6
- 238000001816 cooling Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 125000002915 carbonyl group Chemical group [*:2]C([*:1])=O 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 125000000449 nitro group Chemical group [O-][N+](*)=O 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 디유브이(DUV : Deep Ultra-Violet) 공정을 이용한 실리콘 산화막의 식각시에 공정 단순화를 얻기 위한 방법을 개시하며, 개시된 본 발명의 디유브이 공정을 이용한 실리콘 산화막 식각방법은, 실리콘 기판 상에 피식각층인 제1실리콘 산화막을 형성하는 단계; 상기 제1실리콘 산화막의 표면을 HMDS 용액으로 표면 처리하는 단계; 상기 제1실리콘 산화막 상에 네가티브형 레지스트를 도포하는 단계; 상기 레지스트를 소프트 베이크하는 단계; 상기 레지스트의 소정 부분을 선택적으로 노광하여, 노광된 레지스트 부분에 제2실리콘 산화막을 형성하는 단계; 및 상기 제2실리콘 산화막에 HF 가스 및 반응 촉진제를 접촉시켜, 상기 제2실리콘 산화막과 그 하부의 제1실리콘 산화막 부분을 제거하는 단계를 포함한다.
Description
본 발명은 디유브이(DUV : Deep Ultra-Violet) 공정을 이용한 포토리소그라피 공정에 관한 것으로, 특히, 실리콘 산화막의 식각시에 공정 단순화를 얻기 위한 디유브이 공정을 이용한 실리콘 산화막 식각방법에 관한 것이다.
반도체 소자의 제조 공정에서, 콘택홀 또는 각종 패턴들은, 통상, 포토리소그라피(Photolithography) 공정을 통해 형성된다. 이러한 포토리소그라피 공정은, 주지된 바와 같이, 감광성 중합체 패턴(이하, 레지스트 패턴이라 칭함)을 형성하는 공정과 상기 레지스트 패턴을 식각 마스크로하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴을 형성하는 공정을 포함하여 이루어지며, 여기서, 레지스트 패턴은 피식각층 상에 레지스트(Resist)를 도포하는 공정과 준비된 노광 마스크를 이용하여 상기 레지스트를 선택적으로 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는, 노광되지 않은 레지스트 부분을 제거하는 현상 공정을 통해 형성된다.
한편, 포토리소그라피 공정으로 구현할 수 있는 패턴의 임계 치수(Critical Demension)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우된다. 이것은, 노광 공정을 통해 구현할 수 있는 레지스트 패턴의 폭에 따라, 실제 패턴의 임계 치수가 결정됨을 뜻한다.
한 예로, 기존의 양산 단계에서는 G-라인(λ=436nm) 또는 I-라인(λ=365nm) 광원의 노광 장비가 사용되었으며, 이러한 노광 장비를 사용하여 대략 0.5㎛ 이상의 임계 치수를 갖는 패턴을 형성하였다.
그런데, 반도체 소자의 고집적화가 급속하게 진행됨에 따라, 0.5㎛ 보다도 더 작은 임계 치수, 예컨데, 0.35㎛ 정도의 임계 치수를 갖는 패턴이 요구됨으로써, 상기한 G-라인 또는 I-라인 장비는 그 사용이 제한되었고, 이에 따라, 근래에는 I-라인 노광 장비 보다도 더 짧은 파장, 예컨데, 248㎚ 파장의 광원이 구비된 KrF 노광 장비를 이용한 디유브이(DUV : Deep Ultra-Violet) 공정이 수행되고 있다.
이러한 DUV 공정은, 도 1에 도시된 바와 같이, 피식각층과 레지스트간의 접착력을 향상시키기 위하여 상기 피식각층의 표면을 HMDS(Hexamethyl Disilazane) 용액으로 표면 처리해주는 HMDS 공정과, 표면 처리된 피식각층 상에 레지스트를 도포하는 공정, 상기 레지스트를 경화시키는 소프트 베이크(Soft Bake) 공정, 경화된 레지스트를 노광 마스크(이하, 레티클(Reticle)이라 칭함)을 이용하여 선택적으로 노광하는 노광 공정, 노광된 레지스트를 열처리하는 피이비(PEB : Post Exposure Bake) 공정, 가열된 레지스트 및 기판의 온도를 낮추는 냉각 공정, 노광되거나, 또는 노광되지 않은 레지스트 부분을 선택적으로 제거하는 현상 공정, 상기 현상 공정에 의해 얻어진 레지스트 패턴의 성능 향상을 위한 하드 베이크 공정 및 레지스트 패턴을 식각 마스크해서 피식각층의 일부분을 선택적으로 제거하는 식각 공정을 포함하여 이루어진다.
그러나, 상기와 같은 종래의 DUV 공정에 있어서, 예컨데, 실리콘 산화막을 식각할 경우의 식각 공정은 HF 용액을 이용한 습식 식각 공정으로 수행하게 되는데, 이때, 계면 활성제(Surfactant)의 사용 유·무에 따라 현상액 선정이 문제가 되고, 특히, 기공(Bubble)성 결함과 실리콘 기판의 습식도(Wettability)에 따라 현상 불량이 발생되는 문제점이 있다.
또한, 레지스트 패턴의 성능 저하를 방지하기 위하여, 하드 베이크 공정이 수행되기 때문에, 전체적인 DUV 공정이 복잡하고, 이에 따라, 공정 상의 결함이 발생되는 문제점이 있다.
게다가, 식각 공정은 레지스트 패턴을 피식각층에 전사시키는 것이므로, 식각 바이어스를 배제할 수 없으며, 아울러, 전사에 따른 식각 프로파일의 불량이 발생될 수도 있는 문제점이 있다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, DUV 공정으로 실리콘 산화막을 식각함에 있어서, HF 용액을 이용한 습식 식각 공정 대신에 HF 가스를 이용한 건식 식각 공정을 수행함으로써, 공정 단순화는 물론, 공정 상의 결함 발생을 방지할 수 있는 DUV 공정을 이용한 실리콘 산화막 식각 방법을 제공하는데, 그 목적이 있다.
도 1은 종래 디유브이(DUV : Deep Ultra-Violet) 공정의 흐름도.
도 2는 본 발명의 실시예에 따른 디유브이 공정을 이용한 실리콘 산화막 식각방법의 공정 흐름도.
도 3a 내지 도 3d는 도 2의 흐름도에 대한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 실리콘 기판 2 : 제1실리콘 산화막
2a : 실리콘 산화막 패턴 3 : 레지스트
3a : 레지스트 패턴 4 : 제2실리콘 산화막
10 : 레티클
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 피식각층인 제1실리콘 산화막을 형성하는 단계; 상기 제1실리콘 산화막의 표면을 HMDS 용액으로 표면 처리하는 단계; 상기 제1실리콘 산화막 상에 네가티브형 레지스트를 도포하는 단계; 상기 레지스트를 소프트 베이크하는 단계; 상기 레지스트의 소정 부분을 선택적으로 노광하여, 노광된 레지스트 부분에 제2실리콘 산화막을 형성하는 단계; 및 상기 제2실리콘 산화막에 HF 가스 및 반응 촉진제를 접촉시켜, 상기 제2실리콘 산화막과 그 하부의 제1실리콘 산화막 부분을 제거하는 단계를 포함하는 DUV 공정을 이용한 실리콘 산화막 식각방법을 제공한다.
본 발명에 따르면, 네가티브형의 레지스트에 노광 공정을 수행한 후에 상기 레지스트 표면에 HF 가스와 반응 촉진제를 접촉시킴으로써, 현상 공정을 수행하지 않고도 레지스트 패턴을 형성할 수 있고, 아울러, 실리콘 산화막에 대한 식각 공정도 수행할 수 있으며, 이에 따라, 피이비 공정, 냉각 공정, 현상 공정 및 하드 베이크 공정을 삭제시킬 수 있는 것에 기인하여 공정 단순화의 효과를 얻을 수 있다.(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 DUV 공정을 이용한 실리콘 산화막 식각방법을 설명하기 위한 흐름도로서, 도시된 바와 같이, 본 발명의 실시예에 따른 DUV 공정을 이용한 실리콘 산화막 식각방법은 실리콘 산화막에 대한 HMDS 처리 공정과, 레지스트를 도포하는 공정, 상기 레지스트에 대한 소프트 베이크 공정, 상기 레지스트에 대한 노광 공정 및 실리콘 산화막에 대한 식각 공정으로 이루어진다.
이 경우, 종래에는 9단계의 공정이 진행되지만, 본 발명은 5단계의 공정으로 진행되기 때문에, 공정 단순화를 얻을 수 있다.
보다 자세하게, 본 발명의 실시예에 따른 DUV 공정을 이용한 실리콘 산화막 식각방법을 도 3a 내지 도 3d를 참조하여 설명하도록 한다.
먼저, 도 3a에 도시된 바와 같이, 실리콘 기판(1) 상에 피식각층인 제1실리콘 산화막(2)을 형성하고, 상기 제1실리콘 산화막(2)의 표면을 HMDS 용액으로 표면 처리해준다. 그 다음, 표면 처리된 제1실리콘 산화막(2) 상에 네가티브형(Negative Type)의 레지스트(3)를 도포한다. 이때, 상기 레지스트(3)는 액상으로 도포되므로, 액상의 레지스트(3)가 경화되도록, 상기 레지스트(3)를 도포한 후에 소프트 베이크 공정을 수행한다.
다음으로, 도 3b에 도시된 바와 같이, 레티클(10)을 사용하여 레지스트(3)의 소정 부분을 선택적으로 노광하고, 그런다음, 레지스트(3)의 표면을 HMDS 용액으로 표면 처리해준다. 이때, 노광된 레지스트 부분의 표면에서는 상기 레지스트가 네가티브형인 것에 기인하여 실리레이션(silylation) 반응이 일어나며, 이에 따라, 노광된 레지스트 부분의 표면에 제2실리콘 산화막(4)이 형성된다.여기서, 상기 실리레이션 반응시, 일반적으로 네가티브형 레지스트의 두께를 낮추거나, 또는, 반응 시간을 적절하게 조절 할 경우, 노광된 레지스트 부분의 전체 두께를 산화막 성분으로 변경시킬 수 있으며, 본 발명의 실시예에서는, 예컨데, 네가티브형 레지스트의 두께를 낮추어 상기 노광된 레지스트 부분의 전체 두께가 제2실리콘 산화막(4)으로 변경되도록 한다.
그런다음, 도 3c에 도시된 바와 같이, 상기 기판 결과물에 HF 가스와 반응 촉진제(Accelerator)를 접촉시켜, 상기 제2실리콘 산화막으로 변경된 레지스트 부분을 제거함과 동시에 그 아래의 제1실리콘 산화막 부분을 식각 제거한다. 여기서, 노광된 레지스트에 대한 현상 공정을 수행함이 없이도 레지스트 패턴(3a)을 형성할 수 있고, 아울러, 실리콘 산화막 패턴(2a)을 형성할 수 있기 때문에, 노광 공정 후의 피이비 공정과, 현상 공정, 냉각 공정 및 하드 베이크 공정을 생략시킬 수 있다.
자세하게, 실리콘 산화막의 표면에 HF 가스를 접촉시키고, 이때의 공정 온도를 100℃ 이상으로 유지시켜 주면, 일반적으로, 상기 실리콘 산화막과 HF 가스간의 반응은 일어나지 않는다. 이것은 물(H2O)이 액상 상태로 존재할 수 없는 것에 기인하여, 상기 물이 용매로 작용하지 못하기 때문이다.
그런데, 실리콘 산화막의 표면에 HF 가스와 상기 HF 가스와 실리콘 산화막간의 반응이 일어날 수 있도록 하는 반응 촉진제를 동시에 접촉시켜 주면, 하기의 반응식 1 및 2와 같이, 실리콘 산화막과 HF 가스 사이의 반응이 일어나게 된다.
(반응식 1)HF + 촉진제 → [H(촉진제)]++ F-
(반응식 2)
그러므로, 네가티브형 레지스트의 노광 후에 HMDS 처리를 통해 노광된 레지스트 부분을 완전히 실리콘 산화막으로 변경시켜 주고, 이후, HF 가스 및 반응 촉진제를 접촉시켜 주면, 상기 실리콘 산화막으로 변경되어진 노광된 레지스트 부분은 상기 HF 가스와 반응하는 것에 의해 모두 제거된다.
따라서, 상기와 같은 원리에 의거하여, 제2실리콘 산화막으로 변경되어진 노광된 레지스트 부분에 HF 가스가 반응 촉진제를 접촉시켜 주면, 상기 HF 가스와 제2실리콘 산화막간의 반응이 일어나는 것에 의해 상기 제2실리콘 산화막은 제거되며, 이에 따라, 현상 공정의 수행없이도 빛을 받은 레지스트 부분이 제거되어 레지스트 패턴(3a)이 형성된다.
게다가, 노광되어 제2실리콘 산화막으로 변경되어진 레지스트 부분이 모두 제거되면, 노출된 제1실리콘 산화막 부분이 HF 가스 및 반응 촉진제와 접촉하게 되고, 이때, 상기한 반응식 1 및 2에 의거하여 노출된 제1실리콘 산화막 부분의 식각이 이루어지게 됨으로써, 최종적인 실리콘 산화막 패턴(2a)이 얻어지게 된다.
한편, 상기한 반응 촉진제는 HF 가스와 실리콘 산화막간의 반응이 일어나도록 하는 역할을 하는 것으로, 예컨데, 니트로(nitro), 카보닐(carbonyl), 아미노(amino), 또는, 아미노 포르맥실(amino formacyl) 기 등의 극성 작용기를 갖는 화합물이 이용될 수 있다. 여기서, 상기한 작용기들은 HF의 이온화를 촉진시켜 상기 HF 가스가 H+이온과 F-이온으로의 분해되도록 하며, 이때 생성되는 F-는 실리콘 산화막(SiO2)의 Si 원자를 공격하여, 결국, 실리콘 산화막과 HF 가스간의 반응을 가능하게 해주는 역할을 한다.
한 예로, 카보닐기를 갖는 반응 촉진제를 사용할 경우, 하기의 반응식 3과 같이, 실리콘 산화막과 HF간 사이의 반응이 일어난다.
(반응식 3)
따라서, 본 발명의 실시예에서는 식각하고자 하는 실리콘 산화막 부분 상에 배치된 네가티브형 레지스트 부분을 노광한 후, HMDS 처리를 통해 실리콘 산화막을 형성시키고, 이어서, 상기 실리콘 산화막에 HF 가스와 반응 촉진제를 접촉시켜 상기 실리콘 산화막과 HF 가스간의 반응이 일어나도록 함으로써, 후속의 현상 공정없이도, 레지스트 패턴을 형성할 수 있고, 아울러, 레지스트 하부에 배치된 실리콘 산화막에 대한 식각 공정도 동시에 수행할 수 있다.
게다가, 반응 촉진제의 농도를 조절하면, F-이온의 활성도(activity)를 조절할 수 있게 되고, 이에 따라, 원하는 타켓의 식각 속도를 조절할 수 있게 되기 때문에, 피이비 공정과, 냉각 공정, 현상 공정 및 하드 베이크 공정을 생략시키고도 실리콘 산화막에 대한 식각 공정을 수행할 수 있게 된다.
한편, 오버 바이어스(Over bias) 식각, 즉, 얻고자하는 패턴의 폭을 증가시키는 식각 공정은, 일반적으로, 반응 시간을 증가시키는 방법으로 수행하게 되지만, 본 발명의 실시예에서 사용되는 반응 촉진제로는 오버 바이어스 식각을 수행할 수 없다. 이것은 약간의 오버 바이어스 식각이 일어나기는 하지만, 만족할만한 결과를 얻을 수 없고, 특히, 식각 프로파일이 저하되기 때문이다.
따라서, 본 발명의 다른 실시예로서, 상기한 작용기들을 갖는 반응 촉진제 대신에, HBF4, HPF6또는 HAsF6등과 같은 슈퍼에시드(Superacid) 작용기를 갖는 화합물을 사용함으로써, 오버 바이어스 식각을 수행한다. 여기서, 슈퍼에시드 작용이는 반응이 일어날 수 있는 활성 에너지를 낮춤으로써, 반응이 쉽게 일어나게 하고, 이 결과로, 오버 바이어스 식각이 일어나게 한다.
하기의 반응식 4에 슈퍼에시드의 반응 메카니즘을 도시하였다.
(반응식 4)
이후, 도 3d에 도시된 바와 같이, 잔류된 레지스트는 제거되고, 이 결과로, 실리콘 기판(1) 상에 실리콘 산화막 패턴(2a)이 형성된다.
이상에서와 같이, 본 발명은 네가티브형의 레지스트를 사용하여 노광된 레지스트 부분을 실리콘 산화막으로 변경시키고, 이러한 실리콘 산화막에 HF 가스와 반응 촉진제를 접촉시킴으로써, 현상 공정을 수행함이 없이도 레지스트 패턴을 형성할 수 있고, 아울러, 실리콘 산화막에 대한 식각 공정도 수행할 수 있다.
따라서, 노광된 레지스트에 대한 피이비 공정, 냉각 공정, 현상 공정 및 하드 베이크 공정을 생략시킬 수 있기 때문에, 공정 단순화의 효과를 얻을 수 있으며, 아울러, 상기 공정들을 진행하는 동안 발생되는 결함들을 방지할 수 있기 때문에, 반도체 소자의 특성 향상을 얻을 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만,당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.
Claims (3)
- 실리콘 기판 상에 피식각층인 제1실리콘 산화막을 형성하는 단계;상기 제1실리콘 산화막의 표면을 HMDS 용액으로 표면 처리하는 단계;상기 제1실리콘 산화막 상에 네가티브형 레지스트를 도포하는 단계;상기 레지스트를 소프트 베이크하는 단계;상기 레지스트의 소정 부분을 선택적으로 노광하여, 노광된 레지스트 부분에 제2실리콘 산화막을 형성하는 단계; 및상기 제2실리콘 산화막에 HF 가스 및 반응 촉진제를 접촉시켜, 상기 제2실리콘 산화막과 그 하부의 제1실리콘 산화막 부분을 제거하는 단계를 포함하는 것을 특징으로 하는 디유브이 공정을 이용한 실리콘 산화막 식각방법.
- 제 1 항에 있어서, 상기 반응 촉진제는 니트로(nitro), 카보닐(carbonyl), 아미노(amino), 또는, 아미노 포르맥실(amino formacyl) 기를 갖는 화합물인 것을 특징으로 하는 디유브이 공정을 이용한 실리콘 산화막 식각방법.
- 제 1 항에 있어서, 상기 반응 촉진제는HBF4, HPF6또는 HAsF6의 슈퍼에시드(Superacid) 작용기를 갖는 화합물인 것을 특징으로 하는 디유브이 공정을 이용한 실리콘 산화막 식각방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023759A KR100380274B1 (ko) | 1999-06-23 | 1999-06-23 | 디유브이 공정을 이용한 실리콘 산화막 식각방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1999-0023759A KR100380274B1 (ko) | 1999-06-23 | 1999-06-23 | 디유브이 공정을 이용한 실리콘 산화막 식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010003462A KR20010003462A (ko) | 2001-01-15 |
| KR100380274B1 true KR100380274B1 (ko) | 2003-04-14 |
Family
ID=19594624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-0023759A KR100380274B1 (ko) | 1999-06-23 | 1999-06-23 | 디유브이 공정을 이용한 실리콘 산화막 식각방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380274B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798277B1 (ko) | 2006-10-16 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980022353A (ko) * | 1996-09-21 | 1998-07-06 | 양승택 | 희생층을 사용한 미소구조체 제조 방법 |
| KR19980084122A (ko) * | 1997-05-21 | 1998-12-05 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR19990002648A (ko) * | 1997-06-20 | 1999-01-15 | 김영환 | 반도체 소자의 산화막 형성 방법 |
| KR19990006083A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 소자분리막 형성방법 |
-
1999
- 1999-06-23 KR KR10-1999-0023759A patent/KR100380274B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980022353A (ko) * | 1996-09-21 | 1998-07-06 | 양승택 | 희생층을 사용한 미소구조체 제조 방법 |
| KR19980084122A (ko) * | 1997-05-21 | 1998-12-05 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR19990002648A (ko) * | 1997-06-20 | 1999-01-15 | 김영환 | 반도체 소자의 산화막 형성 방법 |
| KR19990006083A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 소자의 소자분리막 형성방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100798277B1 (ko) | 2006-10-16 | 2008-01-24 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010003462A (ko) | 2001-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
| US8283253B2 (en) | Pattern forming method, semiconductor device manufacturing method and semiconductor device manufacturing apparatus | |
| KR20200021897A (ko) | 마스크 형성 방법 | |
| US20050260527A1 (en) | Methods of patterning photoresist | |
| KR100380274B1 (ko) | 디유브이 공정을 이용한 실리콘 산화막 식각방법 | |
| US6162591A (en) | Photolithography process with gas-phase pretreatment | |
| KR0140485B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR19990003857A (ko) | 감광막 형성 방법 | |
| KR20010037049A (ko) | 실리레이션을 이용한 리소그라피 방법 | |
| JPH1083087A (ja) | レジストパターンの形成方法 | |
| KR100741913B1 (ko) | 패턴의 임계치수 균일도를 개선한 사진 공정 및 이를이용한 반도체 소자의 콘택홀 형성 방법 | |
| JP2000100689A (ja) | 気相前処理を用いる光リソグラフィー法 | |
| US20060127820A1 (en) | Method for forming photoresist pattern and method for triming photoresist pattern | |
| KR20010063778A (ko) | 스컴제거방법 | |
| KR19980028359A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| JP3271093B2 (ja) | パターン形成方法及びパターン形成装置 | |
| KR0147492B1 (ko) | 미세패턴 형성을 위한 레지스트 패턴 형성 방법 | |
| KR100464654B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20040005483A (ko) | 포토레지스트 패턴 형성 방법 | |
| KR101096208B1 (ko) | 반도체 소자의 소자 분리용 패턴 형성 방법 | |
| KR100497197B1 (ko) | 반도체 웨이퍼의 노광방법 | |
| KR100200296B1 (ko) | 반도체소자의미세패턴형성방법 | |
| KR20070051008A (ko) | 포토레지스트 패턴 형성 방법 | |
| KR100905598B1 (ko) | 포토레지스트 패턴 형성 방법 | |
| KR20000039799A (ko) | 리소그라피 공정 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |