KR19980022353A - 희생층을 사용한 미소구조체 제조 방법 - Google Patents
희생층을 사용한 미소구조체 제조 방법 Download PDFInfo
- Publication number
- KR19980022353A KR19980022353A KR1019960041474A KR19960041474A KR19980022353A KR 19980022353 A KR19980022353 A KR 19980022353A KR 1019960041474 A KR1019960041474 A KR 1019960041474A KR 19960041474 A KR19960041474 A KR 19960041474A KR 19980022353 A KR19980022353 A KR 19980022353A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- sacrificial layer
- microstructure
- layer
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229920005591 polysilicon Polymers 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 26
- 239000012808 vapor phase Substances 0.000 claims abstract description 12
- 238000005459 micromachining Methods 0.000 claims abstract description 9
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000001459 lithography Methods 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 3
- 239000011521 glass Substances 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 60
- 238000006243 chemical reaction Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000007788 liquid Substances 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021642 ultra pure water Inorganic materials 0.000 description 1
- 239000012498 ultrapure water Substances 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 집적회로 제작 공정을 기반으로 한 표면 마이크로 머시닝 기술.
2. 발명이 해결하고자 하는 기술적 과제
희생층을 사용한 미소구조체를 제조할시, 희생산화막 제거로 인해 나타나는 미소구조체의 고착 현상을 방지하고자 함.
3. 발명의 해결 방법의 요지
희생층을 폴리실리콘막 상에 형성하고 희생층을 증기상 식각 방법으로 제거하여, 잔류물의 발생을 방지하는 동시에 희생층 제거로 인한 공간에 상부 구조체가 침몰하여 발생되는 고착현상을 방지한다.
4. 발명의 중요한 용도
MEMS(micro electro mechanical system) 제작
Description
본 발명은 표면 마이크로 머시닝 기술을 이용하여 마이크로 센서 등의 고기능화된 MEMS(micro electro mechanical system)를 제작하는 방법에 관한 것으로, 특히 희생층(sacrificial layer)을 사용한 미소구조체 제조 방법에 관한 것이다.
실리콘 기판위의 박막소재를 가공하는 반도체 집적회로 제작 공정을 기반으로 한 표면 마이크로 머시닝 기술은 실리콘 기판위에 미소구조체를 제작하고 이를 반도체 회로와 접합시키므로써 마이크로센서 등의 MEMS 소자를 만들 수 있다. 이때 미소구조체는 한쪽, 또는 양단을 제외한 나머지 부분은 기판으로부터 띄워서 공간을 형성하여야 한다. 따라서, 미세구조체를 형성하기 위해서는 희생층을 사용하는 방법을 사용하고 있으며, 희생층은 실리콘막과의 식각선택비가 우수한 절연막을 사용하고 있다.
도 1a 내지 도 1e는 종래기술에 따라 MEMS 소자의 미소구조체를 제조하는 공정도로서, 이 기술은 미국의 버클리(Berkley) 대학에서 발표된 것으로, 미세구조체인 실리콘막에 균일한 불순물 분포를 얻기위해 희생층으로 PSG(Phosphosilicaglass)를 사용하고, 희생층인 PSG를 HF 케미컬을 사용한 습식식각으로 제거하는 기술이다.
먼저, 도 1a는 실리콘 기판(11) 상에 절연을 위한 산화막(12)과 질화막(13)을 차례로 적층한 상태이다. 이어서, 도 1b와 같이 미소구조체가 띄워질 공간을 형성하기 위해 질화막(13)상에 희생층 산화막인 제1 PSG막 패턴(14)을 형성하고, 그 상부에 미소구조체의 재료인 폴리실리콘막(15)을 증착한다. 이어서, 도 1c와 같이 폴리실리콘막(15) 구조체의 식각마스크 및 도핑 효과를 가져오기 위한 제2 PSG막(16)을 증착한 다음, 도 1d와 같이 리소그래피 공정에 의해 폴리실리콘막(15)을 패터닝하여 미소구조체를 형성하고, 리소그래피 공정에 의해 형성된 포토레지스트(도면에 도시되지 않음)를 제거한다. 이어서, 도 1e와 같이 희생층 산화막인 제1 PSG막 패턴(14)을 습식식각으로 제거하는 동시에 제2 PSG막(16)을 제거하여 미소구조체인 폴리실리콘막(15)이 띄워지도록 공간(100)을 형성하게 된다.
상기에서 설명한 바와같이 종래에는 희생층을 제거하는 방법이 주로 습식식각 방법, 즉 HF 용액을 포함하는 케미컬 용액에서 웨이퍼를 담그어 식각하고 세정한 후 건조하는 방법을 사용하였는데, 이때, 도면에 도시된 바와같이 세정한 후에 건조하는 동안 표면장력에 의한 모세관힘(capillary force)으로 인하여 미세구조체 폴리실리콘막(15)이 희생층이 제거된 공간(100)에 침몰되는 고착(stiction) 현상(도 1e의 a)이 발생하게 된다. 도 2는 미세구조체의 고착 현상을 상세히 보여주고 있다.
이러한 고착 현상은 마이크로 머시닝 기술을 사용하는 미소구조체의 제작에 있어, 센서의 감도를 저하시키는 요인이되며 고착 현상이 심할 경우는 소자 제조의 실패를 가져와 수율 저하의 중요한 요소가 된다.
또한, 종래에 희생층으로 사용된 PSG 산화막은 고농도의 불순물을 첨가하기가 용이하지 못하므로 낮은 저항의 실리콘 구조체를 제조하기 매우 힘들다는 단점을 가지고 있다.
상기에서 설명한 바와같이, 표면 마이크로 머시닝 기술에서 실리콘 미소구조체를 희생층을 식각하여 기판으로부터 띄울 때, 종래의 습식식각 방법에서는 표면장력에 의한 고착 현상이 발생하여 센서의 감도 및 수율이 떨어지게 된다.
따라서, 본 발명은 증기상 식각 방법으로 희생층을 제거하여 실리콘 미소구조체의 고착 현상을 방지하는 희생층을 사용한 미소구조체 제조 방법을 제공함을 그 목적으로 한다.
도 1a 내지 도 1e는 종래기술에 따른 미소구조체 제조 공정도
도 2는 미소구조체의 고착 현상을 보여주는 단면도
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 미소구조체 제조 공정도
* 도면의 주요부분에 대한 부호의 설명
31 : 실리콘 기판 32 : 산화막
33 : 질화막 37 : 제1폴리실리콘막
34 : TEOS막 패턴 35 : 제2폴리실리콘막
36 : 마스크 산화막 100 : 공간
표면 마이크로 머시닝 기술에서 희생층을 식각하여 실리콘 미소구조체를 띄울 때, 액체를 사용하는 습식방법에서는 표면장력으로 구조체가 기판에 달라붙는 고착현상이 발생한다. 따라서, 본 발명에서는 액체상태가 아닌 무수(anhydrous) HF 및 메탄올(CH3OH)을 사용하는 증기상(gas phase) 식각방법을 이용하여 미소구조체의 고착문제를 방지하였으며, 증기상식각 시 나타나는 잔류물질(SiNO 화합물) 발생을 억제하기 위하여 희생층의 하부층인 절연막(질화막) 상에 폴리실리콘막을 형성하여 잔류물질의 발생을 방지하였다.
희생층인 산화막 증기상 식각에서 산화막 식각 반응단계는 다음과 같은 화학식 1 및 화학식 2의 단계에 의해 이루어진다.
먼저, 산화막(SiO2) 표면에서 메탄올은 촉매로서 HF 분자 이온화를 발생시키고, 발생된 HF2 -이온은 산화막과 반응하여 보다 많은 H2O를 발생하게 된다. HF2 -이온 증가로 발생된 H2O 는 HF 분자의 이온화 반응을 증가시키며 이런 반응이 반복되어 산화막 식각이 이루어진다.
한편, 질화막 기판위의 TEOS(Tetraethylorthosilicateglass)막을 상기와 같은 증기상 식각 방법으로 식각하였을시 식각한 표면에서 식각 잔류물이 관찰되었으며, 질화막과 폴리실리콘막 위의 PSG를 상기와 같은 증기상 식각 방법으로 식각하였을시 마찬가지로 식각한 표면에서 잔류물질이 관찰되었다. 그러나 폴리실리콘막 상의 TEOS층을 식각한 후에는 표면에 잔류물질이 관찰되지 않았고, 고착 현상이 발생하지 않았다.
질화막에 희생층인 TEOS를 적층하여 사용할 때, 증기상식각방법으로 TEOS를 제거하였을 시 발생되는 잔류물질을 분석한 결과 잔류물질의 구성은 TEOS막의 Si 결합상태인 SiO2조성이 질화막과의 계면에서 SiOxNy형태로 나타내었다. SiOxNy는 증기상 식각에서 증발되지 않고 잔류물질로 남는다. 그러나 폴리실리콘의 표면에서는 TEOS막의 결합이 SiOx형태로만 존재하므로 식각되어 잔류물질이 발생하지 않는다.
또한, 일반적으로 PSG막은 HF 습식과 H2O 증기 식각에서 H3PO4가 형성된다. H3PO4는 H2O와 PSG의 인(P) 결합상태인 P2O5와 반응하여 발생된다. 여기서 H2O4는 화학식 2에서와 마찬가지로 HF와 PSG막의 Si 결합상태인 SiO2와 반응하여 형성된다. H3PO4는 흡습성이 매우 높기 때문에 HF와 SiO2와의 계속적인 반응에서 발생된 H2O를 쉽게 흡착하여 H3PO4(H2O)를 생성한다. 따라서 PSG의 식각 반응은 다음과 같이 화학식 3으로 나타낼 수 있다.
화학식 3에서 H3PO4(H2O)는 액체 형태로 생성되며, 이는 PSG층의 증기상 식각시 증발하지 않고 잔류 물질로 남는다.
참고적으로, 통상적인 반도체 집적 기술에서는 희생층 산화막을 제거한 다음, 초순수(DI Water)에서 세정을 실시하고 있기 때문에 잔류물 발생이 문제되지 않을 수도 있으나, 본 발명의 적용 산업 분야인 마이크로 머시닝 기술에서는 표면장력에 의한 고착 현상 유발 문제로 인하여 세정 공정을 수반할 수 없기 때문에 잔류물의 발생이 소자의 특성 및 수율을 저하시키는 중요한 요소가 된다.
결국, 증기상 식각을 이용할 때에는 희생층 산화막으로 TEOS막을 사용하고, 이를 폴리실리콘막위에 증착하였을 때, 보다 뛰어난 특성을 보이는 미소구조체의 제조가 가능하다.
이상, 설명한 바와같은 실험 결과를 바탕으로 한 본 발명의 일실시예를 첨부된 도면 도 3A 내지 도 3E를 참조하여 상세히 살펴본다.
먼저, 도 3A와 같이 실리콘 기판(31)에 전기적 절연을 위해 산화막(32)과 질화막(33)을 증착한다.
이어서, 도 3B와 같이 질화막(33) 상에 제1폴리실리콘막(37)을 증착한다. 이 제1폴리실리콘막(37)은 희생층을 증기상 식각 공정으로 제거하는 후속 공정에서 잔류물질 발생을 방지하는 역할을 하는데, 그에 대한 메카니즘은 앞에서 상술한바 있다. 계속해서 미소구조체를 형성하는 공간을 제공하는 희생층으로 제1 TEOS막 패턴(34)을 상기 제1폴리실리콘막(37) 상에 형성하고, 미소구조체의 재료인 제2폴리실리콘막(35)을 증착한다.
이어서, 도 3C와 같이, 상기 제2폴리실리콘막(35)의 식각마스크 역할을 하는 마스크 산화막으로 제2 TEOS막(36)을 증착하고, 도 3D와 같이, 리소그래피 공정에 의해 제2폴리실리콘막(35)을 선택적으로 건식식각하여 미소구조체 패턴을 형성한 다음, 리소그래피 공정에 의해 형성된 포토레지스트(도면에 도시되지 않음)를 제거한다.
이어서, 도 3E와 같이 노출된 제1 TEOS막 패턴(34)을 무수(anhydrous) HF 및 메탄올(CH3OH)에 의한 증기상식각방법으로 식각하여 공간(100)을 형성한다. 이때, 제2 TEOS막도 같이 식각된다. 도면에는 식각잔류물이 발생하지 않으며 고착 현상이 발생되지 않는 원하는 형상의 미소구조체가 양호하게 디파인(Define)되어 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
표면 마이크로 머시닝 기술에서, 희생층 산화막을 식각하여 실리콘 미소구조체를 기판으로부터 띄울 때, 본 발명의 증기상식각방법을 이용하면 고착문제를 효과적으로 해결할 수 있으므로 센서의 감도 및 수율이 높아진다. 또한 희생층 제거시의 잔류물질 문제는 희생층인 TEOS막 하부에 폴리실리콘을 형성함으로써 잔류물질의 억제를 통한 특성 향상을 얻을 수 있다.
Claims (6)
- 기판 상에서 띄워진 실리콘 미소구조체를 제작하기 위하여 희생층 산화막을 사용하는 마이크로 머시닝 공정에 있어서, 상기 희생층 산화막의 제거시, 무수 HF와 메탄올 증기를 포함하는 증기상 분위기에서 식각하여 제거하는 단계를 포함하여 이루어진 희생층 산화막을 사용한 미소구조체 제조 방법.
- 제 1 항에 있어서, 상기 희생층 산화막의 제거 단계에서 식각 잔류물이 발생되는 것을 방지하기 위하여, 상기 희생층 산화막의 하부층에 폴리실리콘막을 형성하고 그 상부에 상기 희생층 산화막을 형성하는 것을 특징으로 하는 희생층 산화막을 사용한 미소구조체 제조 방법.
- 제 2 항에 있어서, 상기 희생층 산화막은 테트라에틸오쏘실리케이트글래스(Tetraethylorthosilicateglass)막인 것을 특징으로 하는 희생층 산화막을 사용한 미소구조체 제조 방법.
- 기판 상에서 띄워진 실리콘 미소구조체를 제작하기 위한 마이크로 머시닝 공정에 있어서, 실리콘 기판 상에 최상층을 질화막으로 하는 다층의 절연막을 형성하는 단계, 상기 질화막 상에 제1폴리실리콘막을 형성하는 단계, 상기 제1폴리실리콘막 상에 미소구조체가 띄워지는 공간을 제공하는 희생층으로 테트라에틸오쏘실리케이트글래스막 패턴을 형성하는 단계, 전체구조 상부에 미소구조체의 재료인 제2폴리실리콘막을 형성하는 단계, 상기 제2폴리실리콘막을 선택적으로 식각하여 미소구조체 패턴을 형성하는 단계 및 무수 HF와 메탄올 증기를 포함하는 증기상 분위기에서 상기 테트라에틸오쏘실리케이트글래스막 패턴을 식각하여 제거하는 단계를 포함하여 이루어진 미소구조체 제조 방법.
- 제 4 항에 있어서, 상기 제2폴리실리콘막을 선택적으로 식각하여 미소구조체 패턴을 형성하는 단계는, 상기 제2폴리실리콘막 상에 마스크용 산화막을 형성하는 단계, 상기 마스크용 산화막을 리소그래피 공정에 의해 패터닝하는 단계 및 상기 패터닝된 마스크용 산화막을 식각장벽으로하여 상기 제2폴리실리콘막을 식각하는 단계를 포함하여 이루어지는 것을 특징으로 하는 미소구조체 제조 방법.
- 제 5 항에 있어서, 상기 마스크용 산화막은 테트라에틸오쏘실리케이트글래스막 인 것을 특징으로 하는 미소구조체 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960041474A KR100237000B1 (ko) | 1996-09-21 | 1996-09-21 | 희생층을 사용한 미소구조체 제조 방법 |
| JP9182398A JP2951922B2 (ja) | 1996-09-21 | 1997-07-08 | 犠牲層を用いた微細構造体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960041474A KR100237000B1 (ko) | 1996-09-21 | 1996-09-21 | 희생층을 사용한 미소구조체 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980022353A true KR19980022353A (ko) | 1998-07-06 |
| KR100237000B1 KR100237000B1 (ko) | 2000-01-15 |
Family
ID=19474744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960041474A KR100237000B1 (ko) | 1996-09-21 | 1996-09-21 | 희생층을 사용한 미소구조체 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2951922B2 (ko) |
| KR (1) | KR100237000B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100380274B1 (ko) * | 1999-06-23 | 2003-04-14 | 주식회사 하이닉스반도체 | 디유브이 공정을 이용한 실리콘 산화막 식각방법 |
| KR100393768B1 (ko) * | 2000-12-20 | 2003-08-02 | 엘지전자 주식회사 | 고주파 스위치 및 그 제조방법 |
| KR100532991B1 (ko) * | 1999-05-17 | 2005-12-02 | 엘지전자 주식회사 | 고주파 스위치 제조방법 |
| KR100882148B1 (ko) * | 2007-06-22 | 2009-02-06 | 한국과학기술원 | 정전 구동기, 그 구동방법 및 이를 이용한 응용소자 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000060652A1 (fr) | 1999-03-30 | 2000-10-12 | Citizen Watch Co., Ltd. | Procede de fabrication d'un substrat a couches minces et substrat a couches minces fabrique selon ce procede |
| US6696364B2 (en) * | 2001-10-19 | 2004-02-24 | Stmicroelectronics S.R.L. | Method for manipulating MEMS devices, integrated on a wafer semiconductor and intended to be diced one from the other, and relevant support |
| US7221495B2 (en) * | 2003-06-24 | 2007-05-22 | Idc Llc | Thin film precursor stack for MEMS manufacturing |
| KR100627139B1 (ko) | 2004-06-18 | 2006-09-25 | 한국전자통신연구원 | 미세기전 구조물 그 제조방법 |
| US7553684B2 (en) | 2004-09-27 | 2009-06-30 | Idc, Llc | Method of fabricating interferometric devices using lift-off processing techniques |
| JP2006167849A (ja) | 2004-12-15 | 2006-06-29 | Denso Corp | マイクロ構造体の製造方法 |
| US7683429B2 (en) | 2005-05-31 | 2010-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Microstructure and manufacturing method of the same |
| US7741687B2 (en) | 2006-03-10 | 2010-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Microstructure, semiconductor device, and manufacturing method of the microstructure |
| US7719754B2 (en) | 2008-09-30 | 2010-05-18 | Qualcomm Mems Technologies, Inc. | Multi-thickness layers for MEMS and mask-saving sequence for same |
| GB2487716B (en) * | 2011-01-24 | 2015-06-03 | Memsstar Ltd | Vapour Etch of Silicon Dioxide with Improved Selectivity |
| CN102963861B (zh) * | 2012-11-12 | 2015-07-29 | 北京大学 | 一种实时确定牺牲层腐蚀时间的方法 |
| CN104671192A (zh) * | 2013-11-29 | 2015-06-03 | 无锡华润上华半导体有限公司 | 微机电系统用可动质量块的制造方法 |
| CN104627955A (zh) * | 2015-02-06 | 2015-05-20 | 苏州工业园区纳米产业技术研究院有限公司 | 一种制备mems密闭腔的方法 |
| WO2019200028A1 (en) * | 2018-04-11 | 2019-10-17 | Wisys Technology Foundation, Inc. | Stiction-aided fabrication of flat nanomembranes for microelectronics applications |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4317274A1 (de) * | 1993-05-25 | 1994-12-01 | Bosch Gmbh Robert | Verfahren zur Herstellung oberflächen-mikromechanischer Strukturen |
-
1996
- 1996-09-21 KR KR1019960041474A patent/KR100237000B1/ko not_active IP Right Cessation
-
1997
- 1997-07-08 JP JP9182398A patent/JP2951922B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532991B1 (ko) * | 1999-05-17 | 2005-12-02 | 엘지전자 주식회사 | 고주파 스위치 제조방법 |
| KR100380274B1 (ko) * | 1999-06-23 | 2003-04-14 | 주식회사 하이닉스반도체 | 디유브이 공정을 이용한 실리콘 산화막 식각방법 |
| KR100393768B1 (ko) * | 2000-12-20 | 2003-08-02 | 엘지전자 주식회사 | 고주파 스위치 및 그 제조방법 |
| KR100882148B1 (ko) * | 2007-06-22 | 2009-02-06 | 한국과학기술원 | 정전 구동기, 그 구동방법 및 이를 이용한 응용소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107339A (ja) | 1998-04-24 |
| JP2951922B2 (ja) | 1999-09-20 |
| KR100237000B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100237000B1 (ko) | 희생층을 사용한 미소구조체 제조 방법 | |
| JP4603740B2 (ja) | 精密機械的な構造要素、及びその製造方法 | |
| JP4518453B2 (ja) | エッチングプロセスを用いたシリコンの処理方法 | |
| US7476951B2 (en) | Selective isotropic etch for titanium-based materials | |
| US7074635B2 (en) | MEMS structure and method for fabricating the same | |
| US7547642B2 (en) | Micro-structure manufacturing method | |
| JP2005105416A5 (ko) | ||
| US8492188B2 (en) | Method for producing a micromechanical component | |
| JP5341579B2 (ja) | 微細構造体の製造方法 | |
| KR970052489A (ko) | 반도체소자의 배선구조와 그 형성방법 | |
| TW201118035A (en) | Fabricating method of single chip for intergating with field-effect transistor and MEMS | |
| US8232143B2 (en) | Device formed using a hard mask and etch stop layer | |
| US7160751B2 (en) | Method of making a SOI silicon structure | |
| US6969628B2 (en) | Microstructure and method for the production thereof | |
| US9162877B2 (en) | Lateral etch stop for NEMS release etch for high density NEMS/CMOS monolithic integration | |
| KR980006061A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| WO2003015183A1 (fr) | Procede de fabrication d'une structure a couches minces | |
| CN108751123B (zh) | 一种接触窗的形成方法 | |
| JPH09223690A (ja) | 半導体装置の製造方法 | |
| KR100243012B1 (ko) | 반도체 소자의 트랜치구조 형성방법 | |
| KR20010056249A (ko) | 반도체장치의 다층막 패턴 형성방법 | |
| CN112374456A (zh) | Mems器件的制造方法 | |
| KR970003564A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR19990025883A (ko) | 미세 기계 구조체의 제조방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081001 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |