KR970003564A - 반도체소자의 미세패턴 제조방법 - Google Patents
반도체소자의 미세패턴 제조방법 Download PDFInfo
- Publication number
- KR970003564A KR970003564A KR1019950019643A KR19950019643A KR970003564A KR 970003564 A KR970003564 A KR 970003564A KR 1019950019643 A KR1019950019643 A KR 1019950019643A KR 19950019643 A KR19950019643 A KR 19950019643A KR 970003564 A KR970003564 A KR 970003564A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- pattern
- forming
- conductive layer
- insulating
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 미세패턴 제조방법에 관한 것으로서, 제1도 전층상에 서로 식각선택비차가 있는 세층의 절연막을 적층하고, 상측절연막을 패턴닝한 후, 중간 절연막을 패턴닝할 때 상기 상측 절연막 패턴의 하부에서 언더컷이 지도록 습식 식각하여 중간층 절연막 패턴을 형성하고, 상기 언더컷을 메우는 제2도전층 패턴을 형성한 후, 상기 제2도전층 패턴을 마스크로 상기 제1도전층을 식각하여 제1도전층 패턴을 형성하였으므로, 감광막이나 축소노광장치의 분해능 한계치 이하의 미세 도전패턴을 형성할 수 있어 소자의 고집적화에 유리하고, 공정수율 및 소자 동작의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1D도 내지 제1E도는 본 발명에 따른 반도체소자의 미세패턴 제조 공정도.
Claims (5)
- 반도체기판상에 절연막을 형성하는 공정과, 상기 절연막상에 제1도전층을 형성하는 공정과, 상기 제1도전층상에 제1절연막을 형성하는 공정과, 상기 제1절연막상에 상기 제1절연막에 비해 식각선택비가 큰 제2절연막을 형성하는 공정과, 상기 제2절연막상에 상기 제2절연막상에 비해 식각선택비가 작은 제3절연막을 형성하는 공정과, 상기 제3절연막상에 감광막패턴을 형성하는 공정과, 상기 감광막패턴에 의해 노출되어 있는 제3절연막을 제거하여 제3절연막 패턴을 형성하는 공정과, 상기 제3절연막 패턴에 의해 노출되어 있는 제2절연막을 제거하여 제2절연막 패턴을 형성하되, 상기 제3절연막 패턴 하부로 언더컷이 지도록 형성하는 공정과, 상기 감광막패턴을 제거하는 공정과, 상기 제3절연막 패턴 하부의 언더컷을 메우는 제2도전층 패턴을 형성하는 공정과, 상기 제3절연막 패턴과 제1절연막을 전면 식각하여 상기 제2도전층 패턴과 제2절연막 패턴을 노출시키는 공정과, 상기 제2절연막 패턴을 제거하는 공정과, 상기 제2도전층 패턴에 의해 노출되어 있는 제1절연막을 제거하여 제1절연막 패턴을 형성하는 공정과, 상기 제2도전층 패턴 및 제1절연막 패턴에 의해 노출되어 있는 제1도전층을 제거하여 제1도전층 패턴을 제거하고, 남아있는 제2도전층 패턴과 제1절연막 패턴을 제거하는 공정을 구비하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 제1 및 제3절연막을 TEOS 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 제2절연막은 PSG 또는 O3- PSG로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 제2절연막 식각 공정을 HF 또는 BOE를 사용한 습식식각 공정으로 진행하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.
- 제1항에 있어서, 상기 제1 및 제2도전층을 다결정실리콘으로 형성하는 것을 특징으로 하는 반도체소자의 미세패턴 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019643A KR970003564A (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의 미세패턴 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019643A KR970003564A (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의 미세패턴 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970003564A true KR970003564A (ko) | 1997-01-28 |
Family
ID=66526206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019643A KR970003564A (ko) | 1995-06-30 | 1995-06-30 | 반도체소자의 미세패턴 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970003564A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056900B1 (ko) * | 2010-07-09 | 2011-08-12 | 주식회사 하이닉스반도체 | 미세 패턴 형성 방법 |
| KR20230097861A (ko) * | 2021-12-24 | 2023-07-03 | 씨에스캠 주식회사 | 와이어 윈치형 청소로봇 장치 및 이의 제어방법 |
-
1995
- 1995-06-30 KR KR1019950019643A patent/KR970003564A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056900B1 (ko) * | 2010-07-09 | 2011-08-12 | 주식회사 하이닉스반도체 | 미세 패턴 형성 방법 |
| CN102315099A (zh) * | 2010-07-09 | 2012-01-11 | 海力士半导体有限公司 | 形成精细图案的方法 |
| KR20230097861A (ko) * | 2021-12-24 | 2023-07-03 | 씨에스캠 주식회사 | 와이어 윈치형 청소로봇 장치 및 이의 제어방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7361453B2 (en) | Method for creating a pattern in a material and semiconductor structure processed therewith | |
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| KR0122315B1 (ko) | 고집적 반도체 소자의 미세패턴 형성방법 | |
| US5902133A (en) | Method of forming a narrow polysilicon gate with i-line lithography | |
| KR970003564A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR960026297A (ko) | 반도체소자의 미세패턴 제조방법 | |
| EP1577941B1 (en) | Method for creating a pattern in a material and semiconductor structure processed therewith | |
| KR960015751A (ko) | 반도체소자의 미세패턴 형성방법 | |
| KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR950027971A (ko) | 반도체소자의 미세패턴 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR980011909A (ko) | 반도체 장치의 콘택 형성방법 | |
| KR970053466A (ko) | 반도체 소자의 소자분리막 제조 방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970018216A (ko) | 반도체 장치의 평탄화 방법 | |
| KR960026813A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970053992A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR970053397A (ko) | 반도체 소자의 소자분리 방법 | |
| KR940002664A (ko) | 감광막 패턴 형성방법 | |
| KR970053558A (ko) | 반도체 소자의 금속층간 절연막 형성 방법 | |
| KR960039272A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR950001918A (ko) | 질화막을 이용한 게이트패턴 형성방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |