CN102315099A - 形成精细图案的方法 - Google Patents
形成精细图案的方法 Download PDFInfo
- Publication number
- CN102315099A CN102315099A CN2010105586092A CN201010558609A CN102315099A CN 102315099 A CN102315099 A CN 102315099A CN 2010105586092 A CN2010105586092 A CN 2010105586092A CN 201010558609 A CN201010558609 A CN 201010558609A CN 102315099 A CN102315099 A CN 102315099A
- Authority
- CN
- China
- Prior art keywords
- auxiliary
- layer
- patterns
- auxiliary layer
- auxiliary patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明涉及一种形成精细图案的方法,包括以下步骤:在基础层上形成具有酸扩散速率的第一辅助层;述第一辅助层上形成透光的第二辅助层,所述第二辅助层具有比第一辅助层更慢的酸扩散速率;将第一辅助层和第二辅助层曝光,以在第一辅助层和第二辅助层的曝光区域中产生酸;以使酸在第一辅助层中扩散得比在第二辅助层中更快的方式,使用烘焙工艺来使酸扩散;去除第一辅助层和第二辅助层中的酸扩散区域,以形成第一辅助图案和第二辅助图案,第二辅助图案的宽度比第一辅助图案更宽;使用硬掩模材料填充第一辅助层的去除区域;以及去除在第二辅助图案之间暴露的硬掩模材料,以在第一辅助图案的侧壁上形成硬掩模图案。
Description
相关申请的交叉引用
本申请要求2010年7月9日提交的韩国专利申请10-2010-0066488的优先权,本文通过引用包括该申请的全部内容。
技术领域
本发明的示例性实施例总地来说涉及形成半导体器件的精细图案的方法,更具体而言,涉及一种形成每个都比曝光分辨率极限更精细的图案的方法。
背景技术
半导体器件的图案通常使用光刻工艺来形成。光刻工艺是通过将形成在基础层(即,要被刻蚀的层)上的光致抗蚀剂层曝光并将所述光致抗蚀剂层显影来进行的。通过光刻工艺在基础层上形成光致抗蚀剂图案。
当图案化半导体器件的图案时,光致抗蚀剂图案被用作刻蚀掩模。因此,光致抗蚀剂图案的尺寸起到确定半导体器件的图案的尺寸的要素的作用。
光致抗蚀剂图案的尺寸是由曝光分辨率来确定的。因此,曝光分辨率的极限限制了光致抗蚀剂图案的尺寸减小的量级。因此,半导体器件的图案在尺寸上的降低受到限制。但是,为了提高半导体器件的集成度,需要形成比曝光极限更精细的图案的过程。
发明内容
本发明的一个示例性实施例涉及一种形成比曝光分辨率更精细的图案的方法。
根据本说明书的一个方面的形成精细图案的方法包括以下步骤:在基础层上形成具有酸扩散速率的第一辅助层;在第一辅助层上形成透光的第二辅助层,所述第二辅助层具有比第一辅助层更慢的酸扩散速率;将第一辅助层和第二辅助层的各自的区域曝光以在第一辅助层和第二辅助层的曝光的区域产生酸;以使酸在第一辅助层中扩散得比在第二辅助层中扩散得更快的方式,使用烘焙工艺来使酸扩散;去除第一辅助层和第二辅助层中的酸扩散区域以形成第一辅助图案和第二辅助图案,第二辅助图案具有比第一辅助图案更宽的宽度;使用硬掩模材料填充第一辅助层的去除的区域;以及去除在第二辅助图案之间暴露的硬掩模材料,以在第一辅助图案的侧壁上形成硬掩模图案。
所述方法优选地还包括在形成硬掩模图案之后去除第一辅助图案和第二辅助图案的步骤。
第一辅助层优选地包括包含光致产酸剂(PAG)和热致产酸剂(TAG)中的至少一个、吸收来自光源的光的光吸收树脂和交联聚合物的混合物。所述交联聚合物由酸而解交联并变得可溶于显影剂,所述显影剂用于去除酸扩散区域。
第二辅助层优选地包括光致抗蚀剂层。与第二辅助层相比,优选地在第一辅助层中混合用于激发酸扩散的添加剂。
第二辅助图案的每个的两个侧壁优选地都比第一辅助图案的每个的两个侧壁突出得更远。第二辅助图案的侧壁优选地比第一辅助图案的侧壁多突出第一辅助图案的宽度。第二辅助图案的侧壁优选地比第一辅助图案的侧壁多突出硬掩模图案的宽度。第一辅助图案之间的间隙优选地为第一辅助图案宽度的三倍。
硬掩模材料优选地具有与第一辅助图案和第二辅助图案的材料的刻蚀速率不同的刻蚀速率。硬掩模材料优选地包括包含碳的混合物。
附图说明
图1A至图1E是表示根据本说明书的示例性实施例形成精细图案的方法的截面图。
具体实施方式
下面参照附图详细地描述本说明书的示例性实施例。提供附图是为了使本领域普通技术人员理解本说明书的实施例的范围。
图1A至图1E是表示根据本说明书的示例性实施例形成精细图案的方法的截面图。
参照图1A,在基础层1(即,要被刻蚀的层)之上层叠第一辅助层3和第二辅助层5。
第一辅助层3和第二辅助层5优选地由包括光致产酸剂(PAG)的材料形成,所述光致产酸剂可以通过暴露在光线下来产生酸。另外,优选地,层3和层5由可以在显影工艺中因在曝光部分产生的酸而被去除的材料来形成。另外,第二辅助层5优选地由可以透光的材料形成,以使得从第二辅助层5上部发出的光线能够经由第二辅助层5而辐射到第一辅助层3上。另外,对于显影工艺中的显影剂,第一辅助层3优选地具有比第二辅助层5更高的显影剂溶解性。为了这一目的,与第二辅助层5相比,可以在第一辅助层3中加入激发第一辅助层3中酸的扩散的添加剂。据此,在第二辅助层5中的由热或光导致的酸的扩散速率比在第一辅助层3中的更慢。
例如,第二辅助层5可以由光致抗蚀剂形成,所述光致抗蚀剂优选地包括包含透光的树脂、光致产酸剂(PAG)和热致产酸剂(TAG)的混合物。另外,第一辅助层3可以包括可溶于显影剂的底层抗反射涂层(D-BARC),所述可溶于显影剂的底层抗反射涂层优选地包括包含光致产酸剂(PAG)和热致产酸剂(TAG)中的至少一种、吸收外部光源的光的光吸收树脂和交联的聚合物的混合物,所述交联的聚合物由酸解交联后变得可溶于显影剂。
基础层1优选地包括用于硬掩模图案的材料或用于半导体器件图案的材料,所述硬掩模图案在图案化半导体器件的图案时用作刻蚀掩模。
参照图1B,第一辅助图案3a是通过去除第一辅助层3的区域来形成的,而第二辅助图案5a是通过去除第二辅助层5的区域来形成的。第二辅助图案5a形成在第一辅助图案3a之上,并且每个都比相关联的第一辅助图案3a更宽。在此,由于第二辅助图案5a的两个侧壁都比从第一辅助图案3a的两个侧壁突出得更远,因此,由第一辅助图案3a和第二辅助图案5a产生了底切(undercut)现象。
下面详细描述形成第一辅助图案3a和第二辅助图案5a的方法。
首先,将第一辅助层3的区域和第二辅助层5的区域暴露在穿过了光刻版(reticle)(未示出)的光线下。所述光刻版具有透明基板和形成在所述透明基板上的遮光图案。所述遮光图案限定第一辅助层和第二辅助层的各自的曝光区域。在此,在光刻版中形成的遮光图案的线宽优选地比半导体器件的图案的线宽更大。与此同时,为了形成精细的图案,在曝光工艺中优选地使用具有ArF 193nm光源的浸没式曝光装置。
通过上述曝光工艺在第一辅助层与第二辅助层的曝光区域中产生酸。
然后,执行曝光后烘焙(PEB)工艺以使在第一辅助层和第二辅助层的各自的曝光区域中产生的酸扩散。因为构成第一辅助层和第二辅助层的各自的材料的差异,所以酸在第一辅助层中扩散得比在第二辅助层中更快。因此,在第二辅助层中扩散了酸的区域的宽度比在第一辅助层中扩散了酸的区域的宽度更窄。由于酸的原因,在第一辅助层和第二辅助层的各自的酸扩散区域中发生解交联反应,并因此酸扩散区域变得可溶。
然后,例如,通过显影工艺使用诸如四甲基氢氧化铵(TMAH)的显影剂将第一辅助层和第二辅助层的各自的酸扩散区域溶解并去除。结果,保留第一辅助图案3a和第二辅助图案5a。
由于在显影工艺中根据酸扩散区域的宽度之间的差别第一辅助层和第二辅助层被显影剂所溶解的宽度不同,所以第一辅助层和第二辅助层的去除区域具有不同的宽度。更具体而言,具有相对地宽的酸扩散区域的第一辅助层的去除区域的宽度比第二辅助层的去除区域的宽度更宽。因此,在显影工艺之后,第二辅助图案5a可以具有比第一辅助图案3a更宽的线宽。
参照图1C,用多功能硬掩模(MFHM)材料7(以下称为“硬掩模材料”)填充第一辅助图案3a之间的间隔(即,从去除了第一辅助层的区域)。在此,可以将硬掩模材料7形成为可达形成有第二辅助图案5a的部分的高度,以使从去除了第一辅助层的区域可以被充分地填充。
可以根据基础层1的厚度和类型来选择硬掩模材料7。此外,硬掩模材料7优选地为具有关于第一辅助图案3a和第二辅助图案5a的高刻蚀选择性的材料。即,硬掩模材料7优选地具有与第一辅助图案3a和第二辅助图案5a不同的刻蚀速率。此外,硬掩模材料7优选地为可以涂覆的材料。硬掩模材料7优选地包括包含碳的混合物。
与此同时,由于第二辅助图案5a比第一辅助图案3a更宽,因此第二辅助图案5a的两个侧壁都比从第一辅助图案3a的两个侧壁突出得更远。因此,在比第一辅助图案3a突出得更远的第二辅助图案5a的一些下部区域中也可以形成填充第一辅助图案3a之间的硬掩模材料7。
参照图1D,使用第二辅助图案5a作为刻蚀掩模来去除在第二辅助图案5a之间暴露的硬掩模材料,从而在第一辅助图案3a的侧壁上形成硬掩模图案7a。在此,硬掩模图案7a的每个可以具有比曝光分辨率极限更窄的线宽,这是因为线宽是由第一辅助图案3a与第二辅助图案5a的线宽之差限定的,所述线宽之差由酸在第一辅助层和第二辅助层中的扩散程度之差来确定。
然后,去除第一辅助图案3a和第二辅助图案5a,从而在基础层1之上仅保留硬掩模图案7a,如图1E所示。据此,通过使用硬掩模图案7a作为刻蚀掩模来将基础层1图案化,可以形成具有比曝光分辨率极限更窄的线宽的半导体器件的图案。
如上所述,根据本说明书,可以利用在第一辅助层和第二辅助层中的酸扩散速率之差来形成具有不同的宽度的第一辅助图案和第二辅助图案。此外,利用第一辅助图案与第二辅助图案的线宽之差可以在第一辅助图案的侧壁上形成每个都具有比曝光分辨率极限更窄的线宽的硬掩模图案。在使用根据本说明书形成精细图案的方法的情况下,可以形成每个都具有约20nm的精细图案。
与此同时,当形成每个都具有比曝光分辨率极限更窄的线宽的硬掩模图案时,可以使用间隔件形成工艺。下面详细描述使用间隔件形成硬掩模图案的方法。首先,在使用光致抗蚀剂图案形成的辅助图案的侧壁上形成间隔件。在此优选地,通过以使辅助图案之间的间隔不被填充的方式沉积氧化物层或氮化物层,然后执行诸如回蚀工艺的刻蚀工艺,来形成间隔件。在此情况下,当沉积氧化物层或氮化物层时,必须考虑台阶覆盖特性的问题。此外,在利用诸如回蚀工艺的刻蚀工艺所形成的间隔件的上部形成斜面。因此,如果使用间隔件执行图案化工艺,则存在由于上部的斜面的原因,使得间隔件的厚度形成得不均匀,因此通过间隔件形成的图案可能具有非对称结构的问题。
在本说明书中,为了解决以上问题,通过定量地控制第一辅助层与第二辅助层之间的酸扩散速率之差来控制第一辅助图案之间的间隙、第二辅助图案之间的间隙和第一辅助图案与第二辅助图案之间的线宽之差。据此,可以形成具有均匀线宽和间隙的硬掩模图案。此外,在本说明书中,因为使用硬掩模材料填充第一辅助图案之间的间隔,所以不需要考虑台阶覆盖的问题。此外,在本说明书中,因为不使用诸如回蚀工艺的工艺,因此可以改善形成具有非对称结构的图案的问题。
根据本说明书,控制第一辅助层与第二辅助层之间的酸扩散速率,以使在第一辅助层和第二辅助层中的可溶于显影剂的区域具有不同的宽度。据此,可以形成T形辅助图案,每个所述T形辅助图案都具有第一辅助图案和具有比第一辅助图案更宽的宽度的第二辅助图案的层叠结构。接着,在本说明书中,在T形辅助图案之间填充硬掩模材料,然后去除在第二辅助图案之间暴露的硬掩模材料。据此,可以在第一辅助图案的侧壁上形成每个都具有比曝光分辨率极限更窄的线宽的硬掩模图案。通过使用以上的硬掩模图案作为刻蚀掩模来图案化半导体器件的图案,可以形成每个都具有比曝光分辨率极限更窄的线宽的图案。
Claims (12)
1.一种形成精细图案的方法,包括以下步骤:
在基础层上形成具有酸扩散速率的第一辅助层;
在所述第一辅助层上形成透光的第二辅助层,所述第二辅助层具有比第一辅助层更慢的酸扩散速率;
将所述第一辅助层和所述第二辅助层曝光,以在所述第一辅助层和所述第二辅助层的曝光区域中产生酸;
以使酸在所述第一辅助层中比在所述第二辅助层中扩散得更快的方式,使用烘焙工艺来使所述酸扩散;
去除所述第一辅助层和所述第二辅助层中的酸扩散区域,以形成第一辅助图案和第二辅助图案,所述第二辅助图案的宽度比所述第一辅助图案更宽;
使用硬掩模材料填充所述第一辅助层的去除区域;以及
去除在所述第二辅助图案之间暴露的硬掩模材料,以在所述第一辅助图案的侧壁上形成硬掩模图案。
2.如权利要求1所述的方法,还包括在形成所述硬掩模图案之后去除所述第一辅助图案和所述第二辅助图案的步骤。
3.如权利要求1所述的方法,其中,所述第一辅助层包括包含光致产酸剂和热致产酸剂中的至少一种、光吸收树脂和交联聚合物的混合物。
4.如权利要求3所述的方法,其中,所述交联聚合物由酸而解交联并变得可溶于用于去除所述酸扩散区域的显影剂。
5.如权利要求1所述的方法,其中,所述第二辅助层包括光致抗蚀剂层。
6.如权利要求1所述的方法,其中,与所述第二辅助层相比,所述第一辅助层包括用于激发酸扩散的添加剂。
7.如权利要求1所述的方法,其中,所述第一辅助图案和所述第二辅助图案的每个都具有两个侧壁,并且每个第二辅助图案的两个侧壁都比每个第一辅助图案的两个侧壁突出得更远。
8.如权利要求7所述的方法,其中,所述第二辅助图案的侧壁比所述第一辅助图案的侧壁多突出所述第一辅助图案的宽度。
9.如权利要求7所述的方法,其中,所述第二辅助图案的侧壁比所述第一辅助图案的侧壁多突出所述硬掩模图案的宽度。
10.如权利要求1所述的方法,其中,所述第一辅助图案之间的间隙为所述第一辅助图案宽度的三倍。
11.如权利要求1所述的方法,其中,所述硬掩模材料具有与所述第一辅助图案和所述第二辅助图案的材料不同的刻蚀速率。
12.如权利要求11所述的方法,其中,所述硬掩模材料包括包含碳的混合物。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020100066488A KR101056900B1 (ko) | 2010-07-09 | 2010-07-09 | 미세 패턴 형성 방법 |
KR10-2010-0066488 | 2010-07-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102315099A true CN102315099A (zh) | 2012-01-11 |
Family
ID=44933314
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010105586092A Pending CN102315099A (zh) | 2010-07-09 | 2010-11-25 | 形成精细图案的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20120009526A1 (zh) |
KR (1) | KR101056900B1 (zh) |
CN (1) | CN102315099A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003564A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자의 미세패턴 제조방법 |
CN1894802A (zh) * | 2003-10-15 | 2007-01-10 | 英飞凌科技股份公司 | 图案化方法和场效应晶体管 |
US20070212655A1 (en) * | 2006-03-13 | 2007-09-13 | Kuo-Kuei Fu | Method for applying T-shaped photo-resist pattern to fabricate a wiring pattern with small structural dimensions |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4556757B2 (ja) | 2004-06-23 | 2010-10-06 | 日立電線株式会社 | 半導体装置の製造方法 |
KR20060117018A (ko) * | 2005-05-12 | 2006-11-16 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
KR100777927B1 (ko) | 2006-12-05 | 2007-11-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 미세패턴 형성방법 |
-
2010
- 2010-07-09 KR KR1020100066488A patent/KR101056900B1/ko not_active IP Right Cessation
- 2010-11-12 US US12/945,418 patent/US20120009526A1/en not_active Abandoned
- 2010-11-25 CN CN2010105586092A patent/CN102315099A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003564A (ko) * | 1995-06-30 | 1997-01-28 | 김주용 | 반도체소자의 미세패턴 제조방법 |
CN1894802A (zh) * | 2003-10-15 | 2007-01-10 | 英飞凌科技股份公司 | 图案化方法和场效应晶体管 |
US20070212655A1 (en) * | 2006-03-13 | 2007-09-13 | Kuo-Kuei Fu | Method for applying T-shaped photo-resist pattern to fabricate a wiring pattern with small structural dimensions |
Also Published As
Publication number | Publication date |
---|---|
KR101056900B1 (ko) | 2011-08-12 |
US20120009526A1 (en) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7851135B2 (en) | Method of forming an etching mask pattern from developed negative and positive photoresist layers | |
TW200925776A (en) | Method of forming mask pattern | |
CN105452957B (zh) | 制作具有底切侧壁的抗蚀剂结构的方法 | |
JPH07140633A (ja) | リム型の位相シフト・マスクの形成方法 | |
JP2008166718A (ja) | 半導体素子のパターン形成方法 | |
US8361684B2 (en) | Method for patterning trenches with varying dimension | |
US20030039893A1 (en) | Exposed phase edge mask method for generating periodic structures with subwavelength feature | |
US20100304568A1 (en) | Pattern forming method | |
US20040101764A1 (en) | Use of chromeless phase shift masks to pattern contacts | |
CN102376545A (zh) | 形成精细图案的方法 | |
CN102315099A (zh) | 形成精细图案的方法 | |
US6296991B1 (en) | Bi-focus exposure process | |
JP2013115198A (ja) | パターン形成方法 | |
US20160125121A1 (en) | Achieving a critical dimension target based on resist characteristics | |
US8206895B2 (en) | Method for forming pattern and method for manufacturing semiconductor device | |
KR20070046400A (ko) | 정렬 마크 및 그의 형성 방법 | |
KR100866681B1 (ko) | 반도체 소자의 패턴 형성방법 | |
US20040091792A1 (en) | Phase edge phase shift mask and method for fabricating the same | |
KR100673099B1 (ko) | 반도체소자의 미세패턴 형성 방법 | |
US6569772B2 (en) | Method for producing an alternating phase mask | |
KR20100042423A (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2005259991A (ja) | パターン形成方法 | |
KR20080022951A (ko) | 반도체 소자의 위상 반전 마스크 제조방법 | |
KR102238097B1 (ko) | 미세 패턴 형성 방법 | |
KR20160029900A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120111 |