JP4518453B2 - エッチングプロセスを用いたシリコンの処理方法 - Google Patents

エッチングプロセスを用いたシリコンの処理方法 Download PDF

Info

Publication number
JP4518453B2
JP4518453B2 JP2000577113A JP2000577113A JP4518453B2 JP 4518453 B2 JP4518453 B2 JP 4518453B2 JP 2000577113 A JP2000577113 A JP 2000577113A JP 2000577113 A JP2000577113 A JP 2000577113A JP 4518453 B2 JP4518453 B2 JP 4518453B2
Authority
JP
Japan
Prior art keywords
etching
layer
separation layer
silicon
fragment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000577113A
Other languages
English (en)
Other versions
JP2002527253A (ja
Inventor
ベッカー フォルカー
レルマー フランツ
シルプ アンドレア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JP2002527253A publication Critical patent/JP2002527253A/ja
Application granted granted Critical
Publication of JP4518453B2 publication Critical patent/JP4518453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00563Avoid or control over-etching
    • B81C1/00571Avoid or control under-cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128Processes for removing material
    • B81C2201/013Etching
    • B81C2201/0135Controlling etch progression
    • B81C2201/014Controlling etch progression by depositing an etch stop layer, e.g. silicon nitride, silicon oxide, metal

Description

【0001】
本発明は、請求項1の前提部に記載されたシリコン積層体のエッチング方法から出発する。
【0002】
ドイツ国特許出願公開(A1)第19537814号明細書は、表面マイクロメカニックセンサーを製造できるシリコン層系の製造方法を開示している。このために、シリコン基板上にまず熱的酸化物を析出させ、その上に高いドーピング度のポリシリコンの薄膜を、埋め込まれた条導体として使用するために設置する。その後に、前記ポリシリコン層上にもう一つの酸化物層及びその上に例えば厚いエピポリシリコン層を析出させる。最後に、表面上のアルミニウムメタライジングの析出及び構造化を行う。引き続き遊離すべきセンサー構造体を有利にドイツ国特許第4241045号明細書に記載されたフッ素ベースのシリコンディープエッチング法を用いてエッチングにより作成する。このセンサ素子の遊離は犠牲層エッチングを用いて行われ、その際、フッ化水素酸含有媒体により蒸気エッチング法でセンサー領域の下方の酸化物を除去する。この下方エッチングの際の欠点は、遊離すべきセンサー領域の下方の酸化物を除去するだけでなく、ポリシリコン条導体の上方及び部分的に下方の酸化物も除去してしまうため、分流及び漏れ電流の危険が生じることにある。下方エッチングを防止する酸化物領域の例えば保護塗料による保護は、著しい費用を用いて可能であるにすぎない、それというのも、蒸気状のフッ化水素酸はほとんど全ての実用的なポリマー保護層を著しく迅速に浸食し、さらに著しく腐食作用があるためである。
【0003】
異方性及び等方性プラズマエッチング技術の組合せによりセンサ構造体をシリコン中に製造するドライエッチング法は、ドイツ国特許出願公開(A1)第4420962号明細書に開示されている。欠点のあるウェットエッチング工程又は蒸気相を用いるエッチングをこの場合必要としない。全プロセス工程は唯一のプラズマエッチング装置中で実施することができる。このために、まずドイツ国特許第4241045号明細書に記載の異方性ディープエッチング法を用いて垂直の側壁を有するセンサ構造体を製造する。その際、側壁にテフロン状のポリマーを析出させるデポジション工程と、それ自体等方性であるがエッチングの間の側壁ポリマーの進行により局所的に異方性に行われるフッ素ベースのエッチング工程を交互に行う。引き続き、フッ素ベースのエッチング工程を用いてシリコン基板を、センサ素子用のシリコン構造体が完全に遊離するまで等方性にエッチングする。しかし、この方法は、2つの重大な欠点を有する。一方は、いわゆる「マイクロローディング効果」の結果、幅の広いエッチング溝よりも幅の狭いエッチング溝がよりゆっくりとエッチングされ、このことは引き続く横側方向の下方エッチングの速度にも通用し、つまり、下方エッチングは幅の狭い溝の場合に幅の広い溝よりもよりゆっくりと進行してしまう。もう一方は、遊離すべき構造体がその下側もしくは底部からも攻撃される。このことは、広い幅のトレンチ溝により囲まれている構造体は、幅の狭いトレンチ溝により取り囲まれている構造体よりもよりわずかな残留高さを有し、このことは頻繁に製造されたセンサ素子の再生不能で不満足な機械特性を生じさせる。
【0004】
本発明の課題は、まずシリコン層中にエッチングマスクを用いて定義されたトレンチ溝を異方性にエッチングすることができるシリコン又はシリコン層のエッチング方法を提供することであった。この場合、トレンチ溝中に達成されたエッチング深さはトレンチ溝の幅には依存せず、単にエッチング時間に依存するべきである。さらに、例えばセンサ素子の製造のために、特にトレンチ溝により包囲された遊離する構造体の定義された下方エッチングが可能であるべきである。下方エッチングの間に、さらに遊離すべき構造体の底部のエッチングは行われないべきである。
【0005】
本発明の利点
特許請求の範囲の特徴部に記載された本発明による方法は、先行技術の方法と比較して、遊離する構造体を再現可能にかつ一定して製造できる定義された下方エッチングが可能であり、その際、全てのマイクロメカニック構造化工程は1つのエッチングチャンバ中で実施することができ、その間にシリコン成形体は取り出す必要がないという利点を有する。遊離する構造体の底部又は側壁から出発する遊離する構造体へのエッチングによる攻撃は行われない。さらに、全ての構造体は定義された高さを有し、この高さは設置されたシリコン層の厚さにより定義され、マイクロローディング効果、トレンチ溝の幅及び等方性の下方エッチングの程度に依存しないことが達成される。
【0006】
その他に、本発明による方法により、例えばフッ化水素酸蒸気による腐食の問題及び条導体の下方エッチングによる電気的分流は回避される。埋設された導体層は十分な厚さの二酸化ケイ素層により完全に取り囲むことができ、下方エッチング及びエッチングによる攻撃から保護される。
【0007】
本発明のもう一つの利点は、深い下方エッチングを実現することができ、ひいては構造体とシリコン基板層の間の大きな間隔が可能である。このことは、センサの場合に例えばセンサ素子がその下にある層に衝突し、過負荷の場合にさらに不可逆的に相互に付着する(いわゆる「スティッキング」)という危険を減少させる。センサ素子とシリコン層との間の間隔は、過負荷の場合であっても決して接触しないように選択することができる。
【0008】
本発明による方法は、ドイツ国特許第4241045号明細書に記載されたシリコンディープエッチング装置において著しく有利に実施でき、その結果、付加的投資コストは生じない。この場合、まず基板に対してイオン促進を行わずに異方性プラズマドライエッチング法を用いて、エッチング工程の間にシリコン構造体を等方的にもエッチングし、遊離すべきシリコン構造体の下方エッチングを達成することができる。
【0009】
エッチングプロセスの間に例えばフォトレジストマスクの形でシリコン層上に設置されるエッチングマスクは、全てのエッチングの完了後に除去されるため、例えばシリコン層の表面上のアルミニウム接触面はエッチングの間に、フッ素含有エッチングガスの場合に頻繁に回避できない腐食から完全に保護される。従って、特に有利な方法では、システムインテグレーション、つまり同一チップ上で集積回路を備えたセンサ素子の製造を達成することができる。さらに、本発明による方法は例えばセンサ素子の製造のためにIC集積技術における方法工程と完全に互換性である。
【0010】
本発明による方法によって導体層の下方エッチング及びエッチングされたシリコン層中でのエッチングポケットの制御不能な発生を回避できるため、ほとんど除去できずかつセンサ素子中での機械的及び電気的エラーにつながるポケット中への粒子の入り込みも方法技術的にすでに阻止される。
【0011】
本発明のさらなる利点及び有利な実施態様は従属形式請求項に記載された手段から生じる。
【0012】
本発明の実施例を図面及び次の記載により詳細に説明する。
【0013】
実施例
図1は、以後他のシリコン層17として表されるシリコン層を備え、前記シリコン層上にそれ自体複数の分離層断片12,14,16からなる分離層が設置されているシリコン積層体を示す。第1の分離層断片12は熱的に酸化されたシリコン(いわゆる二酸化ケイ素)からなる。この上に部分的に薄い、場合により構造化された、導電性の高いドーピング度のポリシリコンからなる導電層13が存在し、これに、気相からシランの析出によって生じる二酸化ケイ素からなる第2の分離層断片16が続く。図1によると導電層13から離れた第3の分離層断片14により占められる領域中で第1及び第2の分離層断片12,16を他のシリコン層17に至るまで完全にエッチバックし、引き続き二酸化ケイ素からなる第3の分離層断片14を同じ箇所に単に10nm〜100nmの厚さで成長させる。分離層断片12,14,16の上方にエピポリシリコンからなる第1のシリコン層15が存在する。第1のシリコン層15は表面上に金属被覆されており、エッチングマスク10を用いて横側方向(lateral)の空白部21の定義のために構造化されている。
【0014】
図2は、交互のデポジション工程及びエッチング工程を伴う第1の異方性プラズマエッチングプロセスの結果を表し、このエッチングプロセスは横側方向の空白部21の領域内でトレンチ溝21′をエッチングし、その際、トレンチ溝21′の側壁にはテフロン状の被膜20が構築される。分離層断片12,14,16に到達する際に、第1のエッチングプロセスはほぼ完全に停止される、それというのもこのエッチングプロセスは二酸化ケイ素に比べてケイ素に対して著しく高い選択性を有し、従って二酸化ケイ素はほとんどエッチングされないためである。トレンチ溝21′の達成された深さは従って埋設された分離層断片12,14,16の深さにより、つまり第1のシリコン層15の厚さによって定義される。トレンチ溝21′の底部には露出領域23もしくは24が存在する。
【0015】
図3は、第2の、例えば異方性プラズマエッチングプロセスにおいて著しいイオン衝撃下で薄い第3の分離層断片14の露出領域23を突破し、もしくは除去することを説明する。導電層13の上方の第2の分離層断片16は露出する領域24において第3の分離層断片14よりも著しく厚く構成されているため、第2の層断片16は分離層断片14が突破される場合でも単にわずかに薄くなるだけである。それにより導電層13は分離層断片12,16により完全に包囲されたままである。露出領域23中で薄い第3の分離層断片14が突破された後に、凹設部31を作成するために他のシリコン層17のもう1つの有利に等方性エッチングが行われる。この場合、下方エッチング及び分離層断片14の材料からなる底部30を有する遊離する構造体32の作成が行われる。この底部30は場合により第3の分離層断片14の分離層残留部分25並びにテフロン状の被膜20と一緒になって遊離した構造体32のエッチバック及び構造損傷を阻止する。
【0016】
次に、ここの方法工程のさらなる詳細をこの順序に応じて例示的に詳説する。
【0017】
まず、他のシリコン層17上に厚い第1の分離層断片12が析出される。この第1の分離層断片12は有利に二酸化ケイ素、その他の酸化ケイ素、窒化ケイ素、ガラス、セラミック又はこれらの混合物を含有し、半導体技術からの自体公知の析出方法によって、特にドイツ国特許出願公開(DE−A1)第19537814号明細書の教示に従った熱的酸化により析出される。他のシリコン層17はシリコンウェハーである。
【0018】
分離層断片12の厚さは例えば2.5μmである。析出されかつ場合により構造化された薄い導電層13は有利に導電性ポリシリコンを含有し、このポリシリコンは導電性の改善のために著しくドーピングされていてもよい。この層系上にもう一つの酸化物、有利に二酸化ケイ素が分離層断片16として析出されている。この析出は例えばドイツ国特許出願公開(DE−A1)第19537814号明細書から公知の方法により、気相からシランを介して行われ、約1.5μmの層厚を有する。この場合、導電層13は有利に完全に包囲されるかもしくは埋設される。
【0019】
引き続き、後になって遊離する構造体32が下方エッチングによって作成されることになる第3の分離層断片14の領域内に存在する酸化物が約10nm〜100nmの厚さにまで薄くされる。これは分離層断片12及び16の時間制御されたエッチバックによって行うことができる。もう一つの実施態様において、分離層断片12及び16のエッチバックを第3の分離層断片14において完全に他のシリコン層17に到達するまで行い、引き続き、例えば10nm〜100nmの所望の厚さの第3の分離層断片14を成長させる。第3の分離層断片14のこの成長は、エッチバックされた領域内においてだけか又はエッチバックされた領域内及び残留する第2の分離層断片16上で行うことができる、それというのも、成長された第3の分離層断片14の厚さは第2の分離層断片16の厚さと比較してほとんど無視できるためである。この完全なエッチバック及び引き続く成長を行う変法の場合、有利に、熱的に成長させた二酸化ケイ素からなる第3の分離層断片14の厚さを著しく正確に定義できる。
【0020】
第1の分離層断片12は有利な実施態様において第2の分離層断片16よりも厚い。さらに、第2の分離層断片16の厚さはエッチバックされた分離層断片又は成長させた第3の分離層断片14の厚さより著しく厚い、特に10倍〜1000倍厚いのが好ましい。第1及び第2の分離層断片12もしくは16の厚さはそれぞれ500nm〜50μm、特に1μm〜10μmの間にある。
【0021】
引き続く方法工程で、分離層断片12,14,16上に有利にエピポリシリコンからなる厚い第1のシリコン層15を成長させ、この層は表面上に場合によりメタライジングされており、例えばエッチングマスク10で横側方向の空白部21の定義のために構造化される。第1のシリコン層15はさらにドーピングすることができる。第1のシリコン層15のメタライジングされた表面はアルミニウム接触層であることができ、この接触層は例えばフォトレジストマスクの形のエッチングマスク10によって同時にフッ素含有ガスの攻撃から保護される。
【0022】
その後、ドイツ国特許第441045号明細書又はドイツ国特許出願公開第4420962号明細書から自体公知の異方性のディープエッチングプロセスを用いて第1のエッチングプロセスとしてトレンチ溝21′が横側方向の空白部21の箇所にエッチングされる。この第1のエッチングプロセスは露出領域23もしくは24内の分離層断片12,14,16に到達した際にほぼ完全に停止する、それというのもこの実施例に引用されるドイツ国特許第4241045号明細書から公知のエッチング方法は、二酸化ケイ素と比較して約200〜300:1の高い選択性を示し、これは有利に二酸化ケイ素からなる分離層断片12,14,16上でほぼエッチストップ(Aetzstopp)が生じる。このエッチストップは分離層の組成の他に、特に選択されたエッチングプロセスにより決定される。方法パラメータの選択は、分離層断片12,14,16の到達と共にほぼエッチストップが生じるように常に制御することができる。
【0023】
ドイツ国特許第4241045号明細書による有利な第1のエッチングプロセスはドライエッチング法であり、その際、デポジション工程が等方性エッチング工程と交互に実施され、その際、デポジション工程の間にポリマーを形成するモノマーを供給するデポジションガス、有利にオクタフルオロシクロブタンC48又はペルフルオロプロピレンC36が高密度プラズマ、特にPIE−プラズマ(propagation ion etching)又はICP−プラズマ(inductively coupled plasma)にさらされ、トレンチ溝21′の側壁上に(CF2nのテフロン状の被膜20を形成させ、その際、エッチングプロセスの間にフルオロラジカルを供給するエッチングガス、特に六フッ化硫黄SF6が使用され、廃ガス領域での硫黄の析出を抑制するために酸素を混入することができる。それ自体等方性のエッチング工程の間にテフロン状の側壁被膜20が進行することにより、このエッチング工程は局所的に異方性となる。
【0024】
第2のエッチング工程において、露出領域23もしくは24内の分離層断片12,14,16は分離層組成のエッチングのために適したエッチングプロセスを用いて継続してエッチングされる。この継続エッチングは、露出領域23内の分離層断片14が完全に貫通エッチングされるまで行われる。この貫通エッチングは有利にドイツ国特許第4241045号明細書の教示によるエッチング装置を用いたプラズマエッチング方法により、エッチングガスCF4、C26、C38、CHF3、C36又はC48を使用して、著しいイオン衝撃の使用下で、つまり高い基板バイアス電圧の使用下で行われる。特にフッ素濃度の高いエッチングガスCF4、C26、C38又はCF4及びCHF3の混合物の使用の際に、この酸化物エッチングプロセスは、引き続くシリコンエッチングプロセスに関してプラズマエッチングチャンバの状態にとって問題はない。例えば高い選択性の理由からフッ素濃度の低い酸化物エッチングガスCHF3、C36又はC48を使用する場合、このチャンバ内での後続するシリコンエッチングが障害となる混入物(Querkontaminationen)によって被毒されるのを防止するために、プロセスパラメータは著しく注意深く最適化しなければならない。しかしながら、酸化物エッチングのために考慮された独自のエッチング装置中で酸化物エッチングを実施することも可能である。このために特に、1つの操作システムが複数のプラズマエッチングチャンバを操作し、かつシリコン成形体が常に真空中に保たれるクラスター装置が使用される。
【0025】
もう一つの変法において、分離層断片12,14,16の露出領域23もしくは24の酸化物エッチングを湿式化学的に、例えばウェーハー上に製造された積層物をプラズマエッチングチャンバから取り出し、次いで露出領域23もしくは24内の二酸化ケイ素層を希釈されたフッ化水素酸又は十分に緩衝されたフッ化水素酸溶液でエッチングし、露出領域23内を完全に除去することにより行うこともできる。しかしながら、本発明の有利な実施態様は、このエッチングをプラズマを用いた乾式化学的に行うことである、それというのも、この方法は特に底部30及び分離層残留部25の酸化物縁部をアンダーカットしないためである。
【0026】
露出領域23内の第3の分離層断片14の貫通エッチングの間に、第2の分離層断片16の露出領域24内の分離層断片も部分的に取り去られる、それというのもこの第2のエッチングプロセスはマスクをせず、従って全面的に全ての露出領域23もしくは24上に行われるためである。しかしながら第2の分離層断片16は第3の分離層断片14の約50nmの厚さに比べて例えば厚さが1.5μmと著しく厚いため、第2の分離層断片16のこのエッチングは、薄い第3の分離層断片14の露出領域の貫通エッチングの際に、プロセス安全性の理由から貫通エッチングの際に2倍にオーバーエッチングする場合でさえも問題とはならない。従って、特に埋設された導電層13はあらゆる箇所で厚い損傷のない二酸化ケイ素層により保護されたままである。
【0027】
露出領域23内の第3の分離層断片14の貫通エッチングが完了した後、図3により第3のエッチングプロセス中で他のシリコン層17の等方性エッチングが行われる。このエッチングの前に、ドイツ国特許出願公開(DE−A1)第4420962号明細書の教示に従ったテフロン状のプラズマポリマーを用いるトレンチ溝21′の側壁の付加的パッシベーションは、側壁パッシベーションがすでに図2によりトレンチ溝21′のエッチングの間に生じず、及び露出領域23内の第3の分離層断片14の貫通エッチングの間に損傷なく完全に維持される場合に行うことができる。他のシリコン層17の等方性エッチングは有利に、領域31内での遊離すべき構造体32を遊離させる下方エッチングである。他のシリコン層17のこのエッチングの間に、遊離する構造体32の底部30又は側壁のエッチングは行われない、それというのも底部30は例えば第3の分離層断片14からの薄い二酸化ケイ素層により保護されており、側壁はテフロン状の被膜20によって保護されているためである。同様のことが第1のシリコン層15におけるエッチバック又は導電層13におけるエッチバックにも通用し、これらは同様に第2のエッチングプロセスにおいて貫通エッチングされない分離層残留部25によって保護されている。
【0028】
詳細には、他のシリコン層17の等方性エッチングのための第3のエッチングプロセスは、まず場合によりなお他のシリコン層17上に存在するフルオロポリマーの残留物を第3の分離層断片14の貫通エッチングの後に除去することにより行われる。これは、短時間にアルゴン及び/又は酸素をエッチングチャンバ中へ導入し、プラズマを新たに生成することにより行われる。この場合、自体公知の方法でイオンの作用によりエッチング面上で選択的に著しく迅速なポリマー除去が達成され、その結果ポリマーを有していない他のシリコン層17とさらにテフロン状の被膜20による無傷な側壁パッシベーションが生じる。酸素の存在は、フルオロ炭化水素と酸素との間の化学反応を誘導することにより方向付けられたイオンによりこの物理的エッチング除去を促進する。その後、ドイツ国特許第4241045号明細書による自体公知の方法によりフルオロプラズマを用いる等方性シリコンエッチング法を実施し、その際、誘導性プラズマ源中でSF6プラズマが生成され、同時にドイツ国特許第4241045号明細書から公知の側壁被膜輸送メカニズムを高いプロセス圧を使用し、基板バイアス電圧を印加しないことにより阻止する。第3のエッチングプロセスのこの部分のために適したガス流は、例えば50〜100mTorrの圧力でSF6 100sccmである。このエッチングプロセスの変法において、他のシリコン層17上のフルオロポリマーの残留物を初めに除去することは、ドイツ国特許第4241045号明細書によるシリコンエッチング方法をフルオロプラズマを用いて及び前記のパラメータを用いて数秒間、50〜100Wの高い基板バイアス電力を用いて開始し、次いで基板バイアス電力は完全に遮断することにより行うことができる。それにより、数秒間の間に他のシリコン層17上のフルオロポリマーの残留物は除去され、テフロン状の側壁被膜20はほぼ変化せずに残留する。
【0029】
また、他のシリコン層17の等方性エッチングのための第3のエッチングプロセスにおいて等方性のフルオロエッチング工程は、他のシリコン層17上のフルオロポリマーの残留物の除去の後に、プラズマによる支援なしでも、公知のように露出したシリコン面を、揮発性四フッ化ケイ素の形成下で激しい反応において即座に等方的に攻撃するエッチングガス、例えばキセノンジフルオリド、クロロトリフルオリド、ブロモトリフルオリド又はヨードペンタフルオリドを用いて実施することができる。非−シリコンに対するこのガスの選択性は極端に高いため、最も薄いパッシベーション膜でもエッチングによる攻撃からの保護のために十分である。
【0030】
二酸化ケイ素は等方性の下方エッチングの際に遊離させる構造体32の底部30に残留するため、例えばセンサ素子として使用できる遊離する構造体32の機械特性に不利な影響を及ぼさないために、第3の分離層断片14はできる限り薄くなければならない。この厚さの実際上の下限は約10nmである。遊離する構造体32の底部30の二酸化ケイ素層により、さらに底部30が上側にわずかに湾曲する圧縮応力が引き起こされる。この湾曲は、約10nmの層厚の場合たいていの場合無視できる。しかしながら、第1のシリコン層15の上側のドーピングにより完全に補償することも可能である。
【0031】
本発明による方法により、遊離する構造体32は特に第1のシリコン層15の厚さにより規定される高さを有し、マイクロローディング効果、異方性エッチングもしくは下方エッチングの程度及びトレンチ溝幅に依存しない。
【0032】
プラズマエッチング装置から取り出した後、エッチングされたシリコン成形体は酸素プラズマストリッパー中でエッチングマスク10、例えばフォトレジストマスク及び残留するパッシベーションされたテフロン状の被膜20を半導体技術的に自体公知の酸素プラズマアッシングプロセスを用いて除去される。この段階でようやく、第1のシリコン層15のメタライジングされた表面及びそこに場合により設置されたアルミニウム接触面が露出され、これらは今まで腐食及びエッチングによる攻撃からエッチングマスク10のもとで完全に保護されていた。従って、この接触面の各後処理は行わなくてよい。特に、付属する集積回路が同一ウェハー上に設置されている遊離した構造体を有するセンサ素子の製造方法が適している。
【0033】
テフロン状の被膜20はシリコンとシリコンとの接触の際に微小機械的構造体の不可逆な貼り付き(スティッキング)を回避するのに優れた材料であるため、多くの用途に対して有利であり、酸素アッシングプロセスでのエッチングマスク10の除去の際に一緒に除去されるこのテフロン状の被膜20は、後から新たなテフロン被覆によって再度被覆される。これはすでに酸素プラズマストリッパー中で、引き続き酸素の代わりに短時間テフロン形成するモノマーを提供するガス、例えばC36、C48又はCHF3を導入し、プラズマを新たに生成させることにより行うことができる。しかしながら、それにより、シリコン層15の表面でのアルミニウムメタライジング部もテフロンで覆われ、後の接触の際に問題となりえる。本発明の特に有利な実施態様において、従ってテフロン状被膜20は酸素アッシングプロセスの後にすでにドイツ国特許第4241045号明細書から公知のデポジション工程でエッチング反応器中で全ての到達可能なシリコン表面上に再度全面に設置され、引き続き短時間の強いイオン衝撃により垂直方向のイオン入射に対して到達可能な面上で再び除去され、その結果、テフロン状の被膜20は遊離する構造体32の側壁、底部30及びイオン入射が到達しない全てのシリコン表面又は二酸化ケイ素表面上で維持される。特に、それにより接触面は不所望なテフロン層が取り除かれる。また、垂直方向のイオン入射に対して到達可能な全ての箇所上のテフロン状の被膜を後になって除去する代わりに、すでに、ドイツ国特許第4241045号明細書によりテフロン被膜を設置する間にエッチング反応基中でイオン入射を行うことも著しく有利であり、その結果、特に接触面上のテフロン状の被膜を全く形成されない(側壁の選択的被覆)。
【0034】
図4、5及び6は、他の実施例として図1〜3を用いて記載した実施例の変法を示し、この実施例は図1〜3の実施例とは、第3の分離層14上に第1のシリコン層15を成長させる前にまず自体公知の析出方法及び構造化方法を介して付加的に中間層を他のシリコン層として設置し、引き続きこの層の表面及び側面を他の分離層14′で取り囲む点で異なっている。犠牲層として使用される中間層17′は必要な形状に応じて構造化することができる。この変法において第3の分離層14は厚さ及び組成に関して第1の分離層断片12と一致することが特に有利である、それというのも、この場合、他の分離層14′は図1〜3による実施例からの第3の分離層断片14の役割を担うためである。従って、この他の分離層14′は特に、10nm〜100nmの厚さを有する熱的に成長された二酸化ケイ素からなる。この点で、図1〜3による実施例で説明したように他のシリコン層17に達するまでの完全なエッチバックの後で第3の分離層断片14をエッチバックすること又は第3の分離層14を成長させることもはや必要ではない、それというのも、第3の分離層断片14ではなく他の分離層14′が第2のエッチングプロセスで貫通エッチングされ、第3のエッチングプロセスでは他のシリコン層として中間層17′のエッチングが行われるためである。中間層17′はもはやポリシリコンからなる導電層13からも構造化できるため、中間層17′の成長のための付加的プロセス工程は行われないことが特に有利である。
【0035】
犠牲層として使用される中間層17′は例えば他のシリコン層17と同様の組成である。この中間層は導電層13又は第1のシリコン層15に応じてポリシリコン又はエピポリシリコンからなることもできる。従って第1のエッチングプロセスは先行する実施例に応じて他の分離層14′露出領域23′内及び露出領域24上で停止する。第2のエッチングプロセスは図5及び6に従って新たに異方性プラズマエッチングプロセスにおいて先行する実施例に応じて著しいイオン衝撃下でこの薄い他の分離層14′は露出領域23′内で突破される。引き続き図6に示したように、先行する実施例の応じた第3のエッチングプロセスにより、さらに犠牲層として使用された中間層17′の異方性エッチングを行い、このプロセスが図3による実施例における凹設部31の形成のための他のシリコン層17の等方性エッチングに相当する。この実施例において中間層17′はまず分離層14′もしくは第3の分離層断片14により完全に取り囲まれていることにより、第3のエッチングプロセスにおけるエッチングは自動的に犠牲層として使用された中間層17′の完全な除去エッチングの後に停止し、その結果、一方で定義された底部30及び定義された側壁を備えた遊離する構造体32が生じ、他方で構造化もしくは他の分離層14′の形状及び厚さによって横側方向及び垂直方向が正確に定義された縁部33を備えた凹設部31′が生じる。
【0036】
図4、5及び6による実施例と他は十分に同様でありかつ図7を用いて詳説されるもう一つの実施例は、まず、他のシリコン層17上の分離層12,14,16が一貫して同じ厚さで構成されており、場合により構造化された導電層13はその中に封入されていることが考慮される。この分離層12,14,16上には次いで図4及び前記の実施例と同様に公知の析出方法及び構造化方法により付加的に中間層が他のシリコン層として設置されており、引き続きこの中間層は他の分離層14′により表面及び側面が取り囲まれており、この分離層14′は例えば二酸化ケイ素層の熱的成長により製造される。この他の分離層14′の組成及びその厚さは有利に第3の分離層断片14の組成及び厚さに一致する。中間層17′は特に他のシリコン層17、導電層13又は第1のシリコン層15と同様の組成である。
【0037】
本発明による方法のこの変法を用いて、従って電極面を活性なもしくは遊離する構造体の下側に設置することができ、その際、遊離する構造体32を作成するために除去される犠牲層として中間層17′を備えた場合により構造化された平面が提供され、並びにその下に存在する、分離層断片12,14,16により特にエッチング攻撃から保護された電極形状及び導波路形状を備えた平面が提供される。従って、両方の平面中では相互に独立した構造化が行われる。さらに、全体の電気的に機能的に構造化された導電層13は中間層17′の除去の後でもなお全ての側面でなお完全に電気的に絶縁されている。
【0038】
本発明のもう一つの有利な実施態様は、実施例として図8〜11につき説明され、その際、多様なエッチングプロセス、層組成及び層厚がすでに前記の実施例において説明したのと同様に選択される。この例は、もちろん図7の実施態様である(図8参照)が、他の分離層14′及び第3の分離層断片14は、中間層17′を他の分離層14′の適当な自体公知の構造化により完全には取り囲んでいない。
【0039】
図示された積層体の層構造は、詳細には前記の実施例において記載したように実現した。その後、図9に示したように第1のエッチングプロセスにおいてトレンチ溝21′が、テフロン状の被膜20による側壁パッシベーションを同時に構築しながら作成され、その際、第1のエッチングプロセスはトレンチ溝21′の底部23′に達する。ついて、第2のエッチングプロセスにおいて、トレンチ溝21′の底部23′の薄いもう一つの分離層14′が突破される。この際に、同時に底部23の第3の分離層断片14はその上に他の分離層14′がない箇所でエッチングされる。しかしながら、このエッチングは他の分離層14′のわずかな厚さ及び第3の分離層断片14の下側に存在する第2の分離層断片16を考慮して無視できる。
【0040】
特に、本発明の有利な実施態様のこの実施例において、第3の分離層断片14はなくてもよい、それというのも、第3の分離層断片14の役割は、他の分離層14′及び第2の分離層断片16によって担うことができるためである。トレンチ溝21′の底部23′での他の分離層14′の突破の後に、第2のエッチングプロセスは停止される。その後、犠牲層として利用される中間層17′のエッチングを行う、すでに前記した第3のエッチングプロセスを続ける。第3のエッチングプロセス中でのエッチング攻撃は、この場合、薄い他の分離層14′及び第3の分離層断片14又は第2の分離層断片16により定義される領域に限定され、その際、この実施例において図7とは異なり、他の分離層14′の構造化により、著しく有利にウェブ40の内側へ下方からのエッチングを行うことができる。ウェブ40中のエッチングフロントの進行はこの場合テフロン状の被膜20による側壁パッシベーションにより及びエッチングマスク10によるウェブ40の上側のパッシベーションにより定義され、その結果、ウェブ40は十分にくり抜かれるかもしくは進行するエッチングの際に局所的に妨げられる。従って、本発明のこの実施例によって、他の分離層14′の選択的取り去り又は定義された構造化により第3のエッチングプロセスにおける下からのエッチング攻撃を意図的に行うことができる。それにより、例えば図11に示されたように、著しく有利に例えば、第1のシリコン層15において表面上に存在する、誘電的に絶縁された導波路の形で構成されているアルミニウムメタライジング部の下方に最初に作成されたシリコンブリッジ部を、下側からのエッチング攻撃により選択的に分離することができる。従って少なくとも局所的に、更なる接触のために提供される露出した導波路が得られ、並びに周囲のシリコンから遊離した構造体の電気的に絶縁が得られる。従って、この実施例は、特に集積の観点から、つまり電気的回路技術と微小機械との関係について、新たな可能性及び利点を提供する。
【0041】
特に、表面のアルミニウムメタライジングが、付加的に適当に構造化された、例えば二酸化ケイ素からなる電気的に絶縁された中間層によって、本来の第1のシリコン層15と隔てられており、その際この中間層が第3のエッチングプロセスでエッチングされない場合、選択的に、電気的接続、及び特に第1のシリコン層15を介してセンサと電気的評価回路の結合が達成され、これは橋のように深淵上に架けられており、下側から電気的に絶縁された、第3のエッチングプロセスによってエッチングされない中間層により支持されている。
【図面の簡単な説明】
【図1】 エッチングマスクを備えたシリコン積層体の構造の断面図
【図2】 トレンチ溝を備えた図1によるシリコン積層体の断面図
【図3】 トレンチ溝の露出領域から出発する下方エッチング部を備えた図1及び図2によるシリコン積層体の断面図
【図4】 犠牲層として完全に包囲された中間層を備えたシリコン積層体の構造の断面図
【図5】 エッチングされたトレンチ溝を備えた図4によるシリコン積層体の断面図
【図6】 分離層により横側方向及び垂直方向に定義されているトレンチ溝の露出領域から出発する下方エッチング部を備えた図4又は図5によるシリコン積層体の断面図
【図7】 分離層中に包囲された構造化された薄い導電層を備えた分離層が一貫して構成されている図6に応じたシリコン積層体の改良された構造を示す断面図
【図8】 中間層から出発して遊離する構造体中への下方エッチングを意図的に行うことができる図7による実施例の実施態様としてのもう一つの実施例を示す断面図
【図9】 中間層から出発して遊離する構造体中への下方エッチングを意図的に行うことができる図7による実施例の実施態様としてのもう一つの実施例を示す断面図
【図10】 中間層から出発して遊離する構造体中への下方エッチングを意図的に行うことができる図7による実施例の実施態様としてのもう一つの実施例を示す断面図
【図11】 中間層から出発して遊離する構造体中への下方エッチングを意図的に行うことができる図7による実施例の実施態様としてのもう一つの実施例を示す断面図
【符号の説明】
15 第1のシリコン層、10 エッチングマスク、21 横側方向の空白部、21′ トレンチ溝、17,17′ 他のシリコン層、12,14,14′,16 分離層、23,23′ 露出領域

Claims (36)

  1. 横側方向の空白部(21)を定義するためにエッチングマスクが設けられている第1のシリコン層(15)を有するシリコン積層体をエッチングするにあたり、第1のエッチングプロセスにおいてプラズマを用いて操作し、横側方向の空白部(21)の領域内で異方性エッチングによりトレンチ溝(21′)を作成するシリコン積層体のエッチング方法において、第1のシリコン層(15)と他のシリコン層(17,17′)との間に少なくとも1つの分離層(12,14,14′,16)が埋設されており、前記の分離層に到達した際に第1のエッチングプロセスがほぼ停止し、その後、露出領域(23,23′)内の分離層(12,14,14′,16)を第2のエッチングプロセスにより貫通エッチングし、引き続き第3のエッチングプロセスで他のシリコン層(17,17′)のエッチングを行うことを特徴とするシリコン積層体のエッチング方法。
  2. 少なくとも2つのトレンチ溝(21′)間で、第3のエッチングプロセスにより完全に等方性の下方エッチングを行い、遊離する構造体(32)を作成する、請求項1記載の方法。
  3. 第1のエッチングプロセスがドライエッチング法であり、その際、デポジション工程を公知の等方性エッチング工程と交互に実施し、デポジション工程の間にポリマー形成するモノマーを提供するデポジションガスを高密度プラズマにさらし、トレンチ溝(21′)の側壁上に(CF2nポリテトラフルオロエチレン状の被膜(20)を構築し、エッチングプロセスの間にフルオロラジカルを提供するエッチングガスを、混入した酸素と共に使用する、請求項1記載の方法。
  4. 前記デポジションガスは、オクタフルオロシクロブタンC 4 8 又はペルフルオロプロピレンC 3 6 であり、前記高密度プラズマは、PIE−プラズマ又はICP−プラズマであり、前記エッチングガスは、六フッ化硫黄SF 6 である、請求項3記載の方法。
  5. トレンチ溝(21′)の第1の異方性エッチング工程が二酸化ケイ素に対して高い選択性を示す、請求項1記載の方法。
  6. 分離層(12,14,14′,16)が少なくとも1つの第1の分離層断片(12)及び第2の分離層断片(16)から構成されており、その際、第1の分離層断片(12)は二酸化ケイ素、その他の酸化ケイ素、窒化ケイ素、ガラス、セラミック又はこれらの混合物を含有し、これらは半導体技術から公知の析出法により析出され、その際、第2の分離層断片(16)は二酸化ケイ素層である、請求項1記載の方法。
  7. 第2のエッチングプロセスを、トレンチ溝(21′)の露出領域(23,23′)内の分離層(12,14,14′,16)の貫通エッチングのために乾式化学的に行う、請求項1記載の方法。
  8. 前記の第2のエッチングを、プラズマエッチングを用いて行う、請求項7記載の方法。
  9. プラズマエッチングを著しいイオン衝撃下でかつエッチングガスを用いて行う、請求項記載の方法。
  10. 前記エッチングガスが、CF 4 、C 2 6 、C 3 8 、CHF 3 、C 3 6 又はC 4 8 である、請求項9記載の方法。
  11. 第2のエッチングプロセスを、トレンチ溝(21′)の露出領域(23,23′)内の分離層(12,14,14′,16)の貫通エッチングのために湿式化学的に実施し、特に希釈フッ化水素酸又はフッ化水素酸溶液を用いて行う、請求項1記載の方法。
  12. 遊離する構造体(32)が底部(30)を有し、この底部は第3のエッチングプロセスにおけるエッチング、特に下方エッチングの際に少なくとも十分にエッチングの攻撃が行われない、請求項1記載の方法。
  13. 第3のエッチングプロセスの前又はその間に、トレンチ溝(21′)の側壁を下方エッチングの前に選択的にポリテトラフルオロエチレン状の被膜(20)の製造のためにプラズマポリマーで被覆する、請求項1記載の方法。
  14. 他のシリコン層(17)上に第1の分離層断片(12)を設置し、その上に少なくとも例えば1つの導電性の高いドーピング度のポリシリコンからなる導電層(13)を析出させ、構造化し、その後、この導電層(13)上に第2の分離層断片(16)を析出させる、請求項記載の方法。
  15. 第1及び第2の分離層断片(12,16)の析出を、導電層(13)が完全に包囲されるように行う、請求項14記載の方法。
  16. 第2の分離層断片(16)を気相から、シランの分解により析出させる、請求項又は14記載の方法。
  17. 熱的に成長する二酸化ケイ素からなる第1の分離層断片(12)を生成させる、請求項又は14記載の方法。
  18. 分離層断片(12)及び(16)はそれぞれ500nm〜50μmの厚さを有する、請求項記載の方法。
  19. 分離層断片(12)及び(16)はそれぞれ1μm〜10μmの厚さを有する、請求項6記載の方法。
  20. 第1及び/又は第2の分離層断片(12,16)を、少なくとも1つのトレンチ溝(21′)又は遊離する構造体(32)の周囲で、10nm〜100nmの厚さを有するエッチバックされる分離層断片上のエッチバックにより薄くするか又は完全に除去し、その代わりに引き続き、二酸化ケイ素からなるより薄い厚さの第3の分離層断片(14)を成長させる、請求項記載の方法。
  21. 10nm〜100nmの厚さを有する第3の分離層断片(14)を作成する、請求項20記載の方法。
  22. 第2の分離層断片(16)及びエッチバックされる分離層断片又は分離層断片(16)及び成長させた第3の分離層断片(14)上に第1のシリコン層(15)を成長させる、請求項20記載の方法。
  23. 第2の分離層断片(16)はエッチバックされる分離層断片又は第3の分離層断片(14)よりも厚い、請求項2021又は22記載の方法。
  24. 第2の分離層断片(16)はエッチバックされる分離層断片又は第3の分離層断片(14)よりも10倍から1000倍厚い、請求項20,21又は22記載の方法。
  25. 第1のシリコン層(15)がエピポリシリコンからなり、これは場合によりドーピングされ及び/又は表面上にメタライジングされ及び/又は構造化されている、請求項1記載の方法。
  26. 第1のケイ素層(15)のメタライジングされた表面がアルミニウム接触層であり、これをエッチングマスク(10)としてフォトレジストマスクによりフッ素含有ガスの攻撃から保護する、請求項25記載の方法。
  27. 第1のエッチングプロセスにおいてエッチングされたトレンチ溝(21′)の深さは、トレンチ溝(21′)の幅対深さの割合に依存せず、第1の分離層断片(16)、成長させた第3の分離層断片(14)又は他の分離層(14′)の露出領域(23,23′)の達成までのエッチング時間により調節される、請求項1から26までのいずれか1項記載の方法。
  28. 全てのエッチングプロセスを唯一のエッチングチャンバ中で実施し、特にシリコン積層体はエッチングプロセスの間にエッチングチャンバ中にとどまる、請求項1記載の方法。
  29. エッチングされたシリコン積層体から引き続き酸素プラズマストリッパー中でエッチングマスク(10)及び残留するポリテトラフルオロエチレン状の被膜(20)を酸素アッシングプロセスにより除去する、請求項1記載の方法。
  30. 残留するテフロン状の被膜の除去後に、テフロン状の被覆を遊離する構造体(32)の側壁、トレンチ溝(21′)の側壁及び垂直方向のイオン入射を遮蔽する全ての面上に設置し、その際、特に電気的接触面はテフロン状の被覆を施さないままにする、請求項29記載の方法。
  31. 成長させた第3の分離層断片(14)又はエッチバックした分離層断片上に第1のシリコン層(15)を成長させる前に、まず犠牲層として他のシリコン層を形成する中間層(17′)を構築し、この中間層(17′)を引き続き他の分離層(14′)で少なくとも露出領域(23,23′)を遮蔽する、請求項22記載の方法。
  32. シリコン、エピポリシリコン、ポリシリコン又は導電性の及び/又はドーピングされたポリシリコンからなる中間層(17′)を成長させる、請求項31記載の方法。
  33. 熱的に成長させた二酸化ケイ素からなる他の分離層(14′)を作成する、請求項31記載の方法。
  34. 他の分離層(14′)が10nm〜100nmの厚さを有する、請求項33記載の方法。
  35. 中間層(17′)が他の分離層(14′)の構造化により、他の分離層(14′)及び分離層断片(14,16)により完全には取り囲まれていない、請求項31から34までのいずれか1項記載の方法。
  36. 遊離する構造体(32)を備えたセンサ素子を製造するための請求項1から35までのいずれか1項記載の方法。
JP2000577113A 1998-10-15 1999-09-22 エッチングプロセスを用いたシリコンの処理方法 Expired - Fee Related JP4518453B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19847455A DE19847455A1 (de) 1998-10-15 1998-10-15 Verfahren zur Bearbeitung von Silizium mittels Ätzprozessen
DE19847455.5 1998-10-15
PCT/DE1999/003018 WO2000023376A1 (de) 1998-10-15 1999-09-22 Verfahren zur bearbeitung von silizium mittels ätzprozessen

Publications (2)

Publication Number Publication Date
JP2002527253A JP2002527253A (ja) 2002-08-27
JP4518453B2 true JP4518453B2 (ja) 2010-08-04

Family

ID=7884506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000577113A Expired - Fee Related JP4518453B2 (ja) 1998-10-15 1999-09-22 エッチングプロセスを用いたシリコンの処理方法

Country Status (5)

Country Link
US (1) US7052623B1 (ja)
EP (1) EP1062180A1 (ja)
JP (1) JP4518453B2 (ja)
DE (1) DE19847455A1 (ja)
WO (1) WO2000023376A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433597A (zh) * 2017-11-16 2020-07-17 奥斯通医疗有限公司 制造离子迁移过滤器的方法

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19910983A1 (de) 1999-03-12 2000-09-21 Bosch Gmbh Robert Vorrichtung und Verfahren zur Bestimmung der lateralen Unterätzung einer strukturierten Oberflächenschicht
AU2001281381A1 (en) * 2000-08-03 2002-02-18 Analog Devices, Inc. Bonded wafer optical mems process
US6402301B1 (en) 2000-10-27 2002-06-11 Lexmark International, Inc Ink jet printheads and methods therefor
DE10063991B4 (de) * 2000-12-21 2005-06-02 Infineon Technologies Ag Verfahren zur Herstellung von mikromechanischen Bauelementen
DE10105187A1 (de) 2001-02-06 2002-08-08 Bosch Gmbh Robert Verfahren zum Erzeugen von Oberflächenmikromechanikstrukturen und Sensor
US6555480B2 (en) 2001-07-31 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate with fluidic channel and method of manufacturing
DE10152254A1 (de) * 2001-10-20 2003-04-30 Bosch Gmbh Robert Mikromechanisches Bauelement und entsprechendes Herstellungsverfahren
JP4117450B2 (ja) * 2002-03-18 2008-07-16 株式会社デンソー 半導体装置の製造方法
US6554403B1 (en) 2002-04-30 2003-04-29 Hewlett-Packard Development Company, L.P. Substrate for fluid ejection device
US6981759B2 (en) 2002-04-30 2006-01-03 Hewlett-Packard Development Company, Lp. Substrate and method forming substrate for fluid ejection device
DE10234589A1 (de) 2002-07-30 2004-02-12 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
DE10235371A1 (de) * 2002-08-02 2004-02-12 Robert Bosch Gmbh Verfahren zur Herstellung einer mikromechanischen Vorrichtung, insbesondere einer mikromechanischen Schwingspiegelvorrichtung
DE10237787A1 (de) * 2002-08-17 2004-03-04 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
US7781850B2 (en) * 2002-09-20 2010-08-24 Qualcomm Mems Technologies, Inc. Controlling electromechanical behavior of structures within a microelectromechanical systems device
US6902867B2 (en) 2002-10-02 2005-06-07 Lexmark International, Inc. Ink jet printheads and methods therefor
US7906359B2 (en) 2002-12-03 2011-03-15 Analog Devices, Inc. Method of forming a surface micromachined MEMS device
US6883903B2 (en) 2003-01-21 2005-04-26 Martha A. Truninger Flextensional transducer and method of forming flextensional transducer
US6821450B2 (en) 2003-01-21 2004-11-23 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
US6910758B2 (en) 2003-07-15 2005-06-28 Hewlett-Packard Development Company, L.P. Substrate and method of forming substrate for fluid ejection device
DE10336328B4 (de) * 2003-08-07 2013-04-25 Robert Bosch Gmbh Vorrichtung zur Bearbeitung eines Siliziumssubstrats
US7078337B2 (en) 2003-09-30 2006-07-18 Agere Systems Inc. Selective isotropic etch for titanium-based materials
TW593126B (en) 2003-09-30 2004-06-21 Prime View Int Co Ltd A structure of a micro electro mechanical system and manufacturing the same
DE10347215A1 (de) 2003-10-10 2005-05-12 Bosch Gmbh Robert Mikromechanischer Sensor
DE10348908B4 (de) * 2003-10-21 2014-03-20 Robert Bosch Gmbh Verfahren zur Herstellung eines Mikrosystems mit integrierter Schaltung und mikromechanischem Bauteil
EP1682444A2 (en) * 2003-10-31 2006-07-26 Koninklijke Philips Electronics N.V. A method of manufacturing an electronic device and electronic device
US7081415B2 (en) * 2004-02-18 2006-07-25 Northrop Grumman Corporation Method of dry plasma etching semiconductor materials
JP4422624B2 (ja) * 2004-03-03 2010-02-24 日本航空電子工業株式会社 微小可動デバイス及びその作製方法
US6930055B1 (en) * 2004-05-26 2005-08-16 Hewlett-Packard Development Company, L.P. Substrates having features formed therein and methods of forming
DE102004036803A1 (de) * 2004-07-29 2006-03-23 Robert Bosch Gmbh Verfahren zum Ätzen einer Schicht auf einem Substrat
DE102004043357B4 (de) * 2004-09-08 2015-10-22 Robert Bosch Gmbh Verfahren zur Herstellung eines mikromechanischen Sensorelements
US7553684B2 (en) 2004-09-27 2009-06-30 Idc, Llc Method of fabricating interferometric devices using lift-off processing techniques
DE102004059911A1 (de) * 2004-12-13 2006-06-14 Robert Bosch Gmbh Verfahren zum Bilden eines Grabens in einer Mikrostruktur
EP2495212A3 (en) 2005-07-22 2012-10-31 QUALCOMM MEMS Technologies, Inc. Mems devices having support structures and methods of fabricating the same
BRPI0612997A2 (pt) 2005-07-22 2010-12-14 Qualcomm Inc dispositivos mems e respectivos mÉtodos de fabrico
JP2009503565A (ja) 2005-07-22 2009-01-29 クアルコム,インコーポレイテッド Memsデバイスのための支持構造、およびその方法
US7382515B2 (en) 2006-01-18 2008-06-03 Qualcomm Mems Technologies, Inc. Silicon-rich silicon nitrides as etch stops in MEMS manufacture
US20090084760A1 (en) * 2006-01-25 2009-04-02 Fraunhofer-Sesellschaft Zur Forderung Der Angewandten Forschung E.V. Method for removing material from solids and use thereof
DE102006011545B4 (de) * 2006-03-14 2016-03-17 Robert Bosch Gmbh Mikromechanisches Kombi-Bauelement und entsprechendes Herstellungsverfahren
JP4694519B2 (ja) 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
DE102007013329B4 (de) * 2007-03-20 2011-01-27 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines mikromechanischen Bauelements mit einer partiellen Schutzschicht
US7719752B2 (en) 2007-05-11 2010-05-18 Qualcomm Mems Technologies, Inc. MEMS structures, methods of fabricating MEMS components on separate substrates and assembly of same
US8068268B2 (en) 2007-07-03 2011-11-29 Qualcomm Mems Technologies, Inc. MEMS devices having improved uniformity and methods for making them
US7719754B2 (en) 2008-09-30 2010-05-18 Qualcomm Mems Technologies, Inc. Multi-thickness layers for MEMS and mask-saving sequence for same
US8303827B2 (en) * 2008-11-13 2012-11-06 Pixart Imaging Incorporation Method for making micro-electro-mechanical system device
US8384183B2 (en) * 2010-02-19 2013-02-26 Allegro Microsystems, Inc. Integrated hall effect element having a germanium hall plate
WO2011162770A1 (en) 2010-06-25 2011-12-29 Tousimis Anastasios J Integrated processing and critical point drying systems for semiconductor and mems devices
KR101732023B1 (ko) * 2010-12-23 2017-05-02 삼성전자주식회사 반도체 장치의 형성 방법
JP5750281B2 (ja) * 2011-03-07 2015-07-15 株式会社アルバック 真空一貫基板処理装置及び成膜方法
US8659816B2 (en) 2011-04-25 2014-02-25 Qualcomm Mems Technologies, Inc. Mechanical layer and methods of making the same
CN102275868B (zh) * 2011-08-15 2014-02-19 中国人民解放军国防科学技术大学 硅微机械结构的预埋掩模湿法腐蚀工艺
CN103350983B (zh) * 2013-07-01 2015-07-15 广东合微集成电路技术有限公司 一种集成晶圆级真空封装的mems器件及其制造方法
DE102013223490B4 (de) * 2013-11-18 2023-07-06 Robert Bosch Gmbh Verfahren zur Herstellung einer strukturierten Oberfläche
CN103926034B (zh) * 2014-03-25 2016-08-31 慧石(上海)测控科技有限公司 硅压力芯片结构设计及工艺
RU2648287C1 (ru) * 2016-12-27 2018-03-23 Акционерное общество "Научно-исследовательский институт физических измерений" Способ изготовления упругих элементов микромеханических датчиков
US10807863B2 (en) 2017-05-30 2020-10-20 Murata Manufacturing Co., Ltd. Method for manufacturing micromechanical structures in a device wafer
DE102017120290B3 (de) 2017-09-04 2018-11-08 Infineon Technologies Ag Verfahren zum Prozessieren einer Schichtstruktur
RU2698486C1 (ru) * 2018-11-21 2019-08-28 Акционерное общество "Научно-исследовательский институт физических измерений" Способ изготовления интегральных преобразователей
CN116177550B (zh) * 2023-03-09 2024-02-27 浙江大学 一种硅纳米材料的表面钝化方法及用途

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4330384A (en) * 1978-10-27 1982-05-18 Hitachi, Ltd. Process for plasma etching
US4310380A (en) * 1980-04-07 1982-01-12 Bell Telephone Laboratories, Incorporated Plasma etching of silicon
JP2811768B2 (ja) * 1989-07-17 1998-10-15 株式会社デンソー 半導体式加速度センサおよびその製造方法
KR960006714B1 (ko) * 1990-05-28 1996-05-22 가부시끼가이샤 도시바 반도체 장치의 제조 방법
DE69218611T2 (de) * 1991-06-12 1997-07-03 Harris Corp Verfahren zur herstellung eines halbleiter-beschleunigungsmessers
DE4241045C1 (de) * 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
DE4420962C2 (de) * 1994-06-16 1998-09-17 Bosch Gmbh Robert Verfahren zur Bearbeitung von Silizium
AU2683995A (en) * 1994-09-02 1996-03-27 Stichting Voor De Technische Wetenschappen Process for producing micromechanical structures by means of reactive ion etching
JP3474286B2 (ja) * 1994-10-26 2003-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE19537814B4 (de) 1995-10-11 2009-11-19 Robert Bosch Gmbh Sensor und Verfahren zur Herstellung eines Sensors
DE19539049A1 (de) * 1995-10-20 1997-04-24 Bosch Gmbh Robert Verfahren zur Herstellung eines Coriolis-Drehratensensors
DE19603829A1 (de) * 1996-02-02 1997-08-07 Daimler Benz Ag Verfahren zur Herstellung von mikromechanischen Strukturen aus Silizium
US5888845A (en) * 1996-05-02 1999-03-30 National Semiconductor Corporation Method of making high sensitivity micro-machined pressure sensors and acoustic transducers
WO1997049998A1 (en) * 1996-06-26 1997-12-31 Simon Fraser University Accelerometer without proof mass
JPH10214978A (ja) * 1997-01-30 1998-08-11 Aisin Seiki Co Ltd 半導体マイクロマシン及びその製造方法
US6211092B1 (en) * 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111433597A (zh) * 2017-11-16 2020-07-17 奥斯通医疗有限公司 制造离子迁移过滤器的方法
CN111433597B (zh) * 2017-11-16 2023-08-01 奥斯通医疗有限公司 制造离子迁移过滤器的方法

Also Published As

Publication number Publication date
JP2002527253A (ja) 2002-08-27
DE19847455A1 (de) 2000-04-27
EP1062180A1 (de) 2000-12-27
US7052623B1 (en) 2006-05-30
WO2000023376A1 (de) 2000-04-27

Similar Documents

Publication Publication Date Title
JP4518453B2 (ja) エッチングプロセスを用いたシリコンの処理方法
JP4603740B2 (ja) 精密機械的な構造要素、及びその製造方法
EP0987745B1 (en) Metallization etching method using a hard mask layer
US6239473B1 (en) Trench isolation for micromechanical devices
US7476951B2 (en) Selective isotropic etch for titanium-based materials
US6887732B2 (en) Microstructure devices, methods of forming a microstructure device and a method of forming a MEMS device
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US20040178171A1 (en) Sloped trench etching process
JP3252780B2 (ja) シリコン層のエッチング方法
US20040077178A1 (en) Method for laterally etching a semiconductor structure
Li et al. Technique for preventing stiction and notching effect on silicon-on-insulator microstructure
WO2016062614A1 (en) Method of producing an opening with smooth vertical sidewall in a semiconductor substrate
JP2720785B2 (ja) 半導体装置の製造方法
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
US6291353B1 (en) Lateral patterning
JPH08288256A (ja) トレンチエッチング方法
JP4161857B2 (ja) 半導体装置の製造方法
JPH1041389A (ja) 半導体装置の製造方法
CN111312587B (zh) 刻蚀方法、半导体器件及其制造方法
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
JP4033086B2 (ja) ドライエッチング方法
CN112117192A (zh) 半导体结构的形成方法
EP2199252A1 (en) Method of making a micro electro mechanical system (MEMS) device
EP1348233A1 (en) Method of dry etching an antireflection coating in semiconductor devices
JP2002184856A (ja) 半導体素子の分離方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100415

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees