KR970052489A - 반도체소자의 배선구조와 그 형성방법 - Google Patents

반도체소자의 배선구조와 그 형성방법 Download PDF

Info

Publication number
KR970052489A
KR970052489A KR1019950067324A KR19950067324A KR970052489A KR 970052489 A KR970052489 A KR 970052489A KR 1019950067324 A KR1019950067324 A KR 1019950067324A KR 19950067324 A KR19950067324 A KR 19950067324A KR 970052489 A KR970052489 A KR 970052489A
Authority
KR
South Korea
Prior art keywords
forming
connection hole
sacrificial layer
film
semiconductor device
Prior art date
Application number
KR1019950067324A
Other languages
English (en)
Other versions
KR100214467B1 (ko
Inventor
전영권
김용권
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019950067324A priority Critical patent/KR100214467B1/ko
Priority to US08/770,158 priority patent/US5874357A/en
Priority to JP8349652A priority patent/JP2787571B2/ja
Publication of KR970052489A publication Critical patent/KR970052489A/ko
Priority to US09/079,264 priority patent/US6064119A/en
Application granted granted Critical
Publication of KR100214467B1 publication Critical patent/KR100214467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고집적화에 따른 전도선과 전도선사이의 접촉저항을 개선시킬 수 있도록 된 반도체소자의 배선구조와 그 형성방법에 관한 것으로, 반도체소자의 배선구조는 실리콘기판(11)과, 상기 실리콘기판(11)상에 적층된 구조로 형성된 하층 전도선(12), 희생층(13a)과, 상기 희생층(13a)를 포함하는 실리콘기판(11)의 전면에 형성된 절연막(18)과, 상기 절연막(18)의 상면에 형성된 감광막(19)과, 상기 감광막(19)을 마스크로 하여 상기 절연막(18)의 일정영역이 에치하여 형성된 상부 접속구멍(14)과, 상기 희생층(13a)을 선택적 에치공정함으로써 제거되어 형성된 하부접속구멍(16a)과, 상기 감광막(19)이 제거된 상태에서 화학기상증착법(CVD)에 의하여 형성된 도전성막(20)과, 상기 도전성막(20)을 선택적으로 식각하여 형성된 상층전도선의패턴으로 이루어진 것이다.

Description

반도체소자의 배선구조와 그 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 반도체소자의 배선구조를 나타낸 도면.

Claims (18)

  1. 실리콘기판(11)과, 상기 실리콘기판(11)상에 적층된 구조로 형성된 하층 전도선(12), 희생층(13a)과, 상기 희생층(13a)를 포함하는 실리콘기판(11)의 전면에 형성된 절연막(18)과, 상기 절연막(18)의 상면에 형성된 감광막(19)과, 상기 감광막(19)을 마스크로 하여 상기 절연막(18)의 일정영역이 에치하여 형성된 상부 접속구멍(14)과, 상기 희생층(13a)을 선택적 에치공정함으로써 제거되어 형성된 하부접속구멍(16a)과, 상기 감광막(19)이 제거된 상태에서 화학기상증착법(CVD)에 의하여 형성된 도전성막(20)과, 상기 도전성막(20)을 선택적으로 식각하여 형성된 상층전도선의패턴으로 이루어진 것을 특징으로 하는 반도체소자의 배선구조.
  2. 제1항에 있어서, 상기 하부접속구멍(16a)은 상방에서 하방으로 수직형상인 것을 특징으로 하는 반도체소자의 배선구조.
  3. 제1항에 있어서, 상기 하부접속구멍(16a)은 상방에서 하방으로 경사진 것을 특징으로 하는 반도체소자의 배선구조.
  4. 제1항에 있어서, 상기 하부접속구멍(16a)은 하층전도선(12)의 폭방향의 모서리가 충분히 노출되도록 상기 희생층(13a)을 에치시켜서 된 것을 특징으로 하는 반도체소자의 배선구조.
  5. 제1항에 있어서, 상기 상부접속구멍(14)은 절연막을 에치하여 형성되고, 상기 하부접속구멍(16a)은 상기 희생층(13a)을 선택적으로 제거하여 형성됨으로써 상기 하부접속구멍(16a)은 상부접속구멍(14)보다 크게 형성된 것을 특징으로 하는 반도체소자의 배선구조.
  6. 제1항에 있어서, 상기 절연막(18)은 플라즈마 화학기상증착(plasma CVD)을 이용한 실리콘산화막이고, 상기 희생층(13a)은 에치선택성이 있는 절연성 물질인 실리콘 질화막이나, TiW, W등과 같은 도전성 물질인 것을 특징으로 하는 반도체소자의 배선구조.
  7. 실리콘기판(11)위에 도전성물질과, 희생층(13a)이 적층된 구조로 패턴을 형성하고 공정과, 절연막(18)을 형성하는 공정과, 감광막(19)을 형성하고, 상기 감광막(19)을 마스크로 사용하여 상기 절연막(18)의 일정영역을 에치하여 상부접속구멍(14)을 형성하는 공정과, 상기 희생층(13a)을 선택적으로 제거하여 하부접속구멍(16a)을 형성함으로써 하층전도선(12)를 노출시키는 공정과, 감광막(19)을 제거하고 도전성막(20)을 형성하는 공정과, 상기 도전성막(20)을 선택적으로 에치하여 도전성막(20)의 패턴을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  8. 제7항에 있어서, 상기 하부접속구멍(16a)은 상방에서 하방으로 수직형상으로 형성된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  9. 제7항에 있어서, 상기 하부접속구멍(16a)은 하층전도선(12)의 폭방향의 모서리가 충분히 노출되도록 상기 희생층(13a)을 에치시켜서 된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  10. 제7항에 있어서, 상기 상부접속구멍(14)은 절연막을 에치하여 형성되고, 상기 하부접속구멍(16a)은 상기 희생층(13a)을 선택적으로 제거하여 형성됨으로써 상기 하부접속구멍(16a)은 상부접속구멍(14)보다 크게 형성된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  11. 제7항에 있어서, 상기 절연막(18)은 플라즈마 화학기상증착(plasma CVD)을 이용한 실리콘산화막이고, 상기 희생층(13a)은 에치선택성이 있는 절연성 물질인 실리콘 질화막이나, TiW, W등과 같은 도전성 물질인 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  12. 제7항에 있어서, 상기 절연막(18)은 CF4, CHF4등의 가스를 이용한 이방성 건식식각을 적용하고, 상기 희생층(13a)은 습식식각이나 등방성 건식식각등의 등방성식각을 적용하여 선택적으로 제거되는 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  13. 실리콘기판(11)위에 도전성물질과, 희생층(13a)이 적층된 구조로 패턴을 형성하고 공정과, 상기 희생층(13a)의 모서리를 에치하여 경사면을 가진 희생층(13b)을 형성하는 공정과, 상기 전도선사이의 절연을 위한 절연막(18)을 형성하는 공정과, 감광막(19)을 형성하고, 상기 감광막(19)을 마스크로 이용하여 상기 절연막(18)의 일정영역을 에치하여 상부접속구멍(14)을 형성하는 공정과, 상기 희생층(13b)을 선택적으로 제거하여 하부접속구멍(16B)을 형성하는 공정과, 감광막(19)을 제거하고 도전성막(20)을 형성하는 공정과, 상기 도전성막(20)을 선택적으로 에치하여 도전성패턴을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  14. 제13항에 있어서, 상기 희생층(13a)에 경사면을 형성하는 과정은 아르곤(Ar)등 불활성가스의 플라즈마를 이용하여 스퍼터(sputter)에치시켜 된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  15. 제13항에 있어서, 상기 하부접속구멍(16b)은 하층전도선(12)의 폭방향의 모서리가 충분히 노출되도록 상기 희생층(13b)을 에치시켜서 된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  16. 제13항에 있어서, 상기 상부접속구멍(14)은 절연막을 에치하여 형성되고, 상기 하부접속구멍(16b)은 상기 희생층(13b)을 선택적으로 제거하여 형성됨으로써 상기 하부접속구멍(16b)은 상부접속구멍(14)보다 크게 형성된 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  17. 제13항에 있어서, 상기 절연막(18)은 플라즈마 화학기상증착(plasma CVD)을 이용한 실리콘산화막이고, 상기 희생층(13b)은 에치선택성이 있는 절연성 물질인 실리콘 질화막이나, TIW, W등과 도전성 물질인 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
  18. 제13항에 있어서, 상기 절연막(18)은 CF4, CHF4등의 가스를 이용한 이방성 건식식각을 적용하고, 상기 희생층(13b)은 습식식각이나 등방성 건식식각등의 등방성식각을 적용하여 선택적으로 제거하는 것을 특징으로 하는 반도체소자의 배선구조 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950067324A 1995-12-29 1995-12-29 반도체소자의 배선구조 형성방법 KR100214467B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950067324A KR100214467B1 (ko) 1995-12-29 1995-12-29 반도체소자의 배선구조 형성방법
US08/770,158 US5874357A (en) 1995-12-29 1996-12-19 Method of forming wiring structure of semiconductor device
JP8349652A JP2787571B2 (ja) 1995-12-29 1996-12-27 半導体素子の配線構造及びその形成方法
US09/079,264 US6064119A (en) 1995-12-29 1998-05-15 Wiring structure and formation method thereof for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950067324A KR100214467B1 (ko) 1995-12-29 1995-12-29 반도체소자의 배선구조 형성방법

Publications (2)

Publication Number Publication Date
KR970052489A true KR970052489A (ko) 1997-07-29
KR100214467B1 KR100214467B1 (ko) 1999-08-02

Family

ID=19447652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950067324A KR100214467B1 (ko) 1995-12-29 1995-12-29 반도체소자의 배선구조 형성방법

Country Status (3)

Country Link
US (2) US5874357A (ko)
JP (1) JP2787571B2 (ko)
KR (1) KR100214467B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046100A (en) 1996-12-12 2000-04-04 Applied Materials, Inc. Method of fabricating a fabricating plug and near-zero overlap interconnect line
US6566759B1 (en) * 1999-08-23 2003-05-20 International Business Machines Corporation Self-aligned contact areas for sidewall image transfer formed conductors
US6195873B1 (en) * 1999-09-08 2001-03-06 Advanced Micro Devices, Inc. Method for decreasing contact resistance
JP2001127151A (ja) * 1999-10-26 2001-05-11 Fujitsu Ltd 半導体装置およびその製造方法
KR100365642B1 (ko) * 2000-10-30 2002-12-26 삼성전자 주식회사 접촉창을 갖는 반도체 장치의 제조 방법
KR100366635B1 (ko) * 2000-11-01 2003-01-09 삼성전자 주식회사 반도체 소자의 금속 배선 및 그 제조방법
DE10257681B4 (de) * 2002-12-10 2008-11-13 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, die eine Metallnitridschicht enthält, und integrierte Schaltungsanordnung
DE10305365B4 (de) * 2003-02-10 2005-02-10 Infineon Technologies Ag Verfahren und Anordnung zum Kontaktieren von Anschlüssen eines Bipolartransistors
DE102004029519A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
JP5121792B2 (ja) * 2009-08-06 2013-01-16 株式会社東芝 半導体装置の製造方法
KR102070097B1 (ko) * 2013-08-13 2020-01-29 삼성전자주식회사 다중 플러그를 갖는 반도체 소자 형성 방법 및 관련된 장치
CN113658995B (zh) * 2021-10-20 2022-04-15 北京京东方技术开发有限公司 显示基板、触控显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US521792A (en) * 1894-06-26 Machine for making tubular casings
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
US4541169A (en) * 1984-10-29 1985-09-17 International Business Machines Corporation Method for making studs for interconnecting metallization layers at different levels in a semiconductor chip
IT1190294B (it) * 1986-02-13 1988-02-16 Selenia Ind Elettroniche Una struttura di fotopolimero a multistrati (mlr) per la fabbricazione di dispositivi mesfet con gate submicrometrico e con canale incassato (recesse) di lunghezza variabile
JPH0226020A (ja) * 1988-07-15 1990-01-29 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
US4943539A (en) * 1989-05-09 1990-07-24 Motorola, Inc. Process for making a multilayer metallization structure
JP3128811B2 (ja) * 1990-08-07 2001-01-29 セイコーエプソン株式会社 半導体装置の製造方法
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법

Also Published As

Publication number Publication date
KR100214467B1 (ko) 1999-08-02
JP2787571B2 (ja) 1998-08-20
US5874357A (en) 1999-02-23
JPH09191051A (ja) 1997-07-22
US6064119A (en) 2000-05-16

Similar Documents

Publication Publication Date Title
JPH0661193A (ja) 半導体ウエーハを処理する方法
KR970052489A (ko) 반도체소자의 배선구조와 그 형성방법
JP2000077625A5 (ko)
US5994779A (en) Semiconductor fabrication employing a spacer metallization technique
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR970051844A (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR970052439A (ko) 반도체 소자의 콘택 홀 형성 방법
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR960026234A (ko) 반도체 소자의 텅스텐-플러그 형성방법
JPH07135198A (ja) エッチング方法
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR940016483A (ko) 금속 플러그 형성방법
KR100607816B1 (ko) 반도체 소자의 이중 구조의 다마신 패턴 형성 방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR980005550A (ko) 반도체 소자의 콘택홀 형성 방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960002547A (ko) 반도체 소자의 콘택홀 형성방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR960035800A (ko) 반도체 소자의 콘택 형성방법
KR960035798A (ko) 반도체 소자의 콘택 형성 방법
KR970018216A (ko) 반도체 장치의 평탄화 방법
KR970067652A (ko) 반도체소자의 배선막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100423

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee