JPH0661193A - 半導体ウエーハを処理する方法 - Google Patents
半導体ウエーハを処理する方法Info
- Publication number
- JPH0661193A JPH0661193A JP5090104A JP9010493A JPH0661193A JP H0661193 A JPH0661193 A JP H0661193A JP 5090104 A JP5090104 A JP 5090104A JP 9010493 A JP9010493 A JP 9010493A JP H0661193 A JPH0661193 A JP H0661193A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wafer
- layer
- dielectric layer
- etch stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000005530 etching Methods 0.000 claims abstract description 64
- 238000000151 deposition Methods 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 98
- 239000000463 material Substances 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 31
- 239000011241 protective layer Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000000873 masking effect Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 38
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241001364096 Pachycephalidae Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 Si x Chemical compound 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
ハ10aの種々の高さにある外側面30、32、34、
36を有する高位置の導電性領域及び低位置の導電性領
域を形成する。(b)ウエーハの上に絶縁誘電層42を
設ける。(c)絶縁誘電層を通って種々の高さにある導
電性領域まで伸びる複数の接触開口24a、24b、2
4cを形成するように絶縁誘電層をパターニングする。
(d)この絶縁誘電層の中で複数の接触開口を下方へエ
ッチングし、高位置の導電性領域の外側面でエッチング
を止める。(e)高位置の導電性領域の外側面の上にエ
ッチストップ材料の層50を選択された厚みまで選択的
に堆積。(f)高位置の導電性領域の上に選択的に堆積
されたエッチストップ材料の層をエッチストップ保護層
として複数の接触開口をパターニングした絶縁誘電層に
エッチング。
Description
に関し、より詳細には、種々の高さに設けられるウエー
ハの接点に対する接触開口を絶縁誘電層を通してエッチ
ングする技術に関する。
密度を極力高くし、これにより、半導体チップの最終的
な寸法を極力小さくする試みが間断無く行われている。
ある集積回路において利用される表面積を極力大きくす
る方法の1つにおいては、種々のデバイス並びに回路素
子をウエーハに投入される。この方法は一般に、バーテ
ィカルインテグレーション(vertical int
egration:垂直方向の集積)と呼ばれている。
回路が複雑になりまたバーティカルインテグレーション
がより複雑になるに連れて、ウエーハの微細構成は益々
多様になる。高さの差は、ダイにわたって50乃至10
0パーセントあるいはそれ以上となり、これは、所望の
接点をアンダーエッチング及びオーバエッチングする際
に深刻な問題を生ずることがある。すなわち、ある層の
複数の接触開口/通路のエッチングを多段処理工程で行
う必要がある。その理由は、必要とされる接点の深さは
ウエーハの種々の点において大きく変動するからであ
る。
されている。図1を参照すると、半導体ウエーハ10
は、バルク基板12と、酸化物のフィールド領域14
と、導電性ドープ処理されたシリコンを含むアクティブ
領域16a、16b、16cと、導電性のランナ18
a、18b、18cとを備えている。ランナ18の側部
は、一般には酸化物である絶縁性のスペーサ材料20に
よって包囲されている。平坦化された絶縁酸化物から成
る層22がウエーハの頂部層をもたらしている。この例
の目的すなわち意図は、領域16a、16b及びランナ
18cの上面に対する接触開口をエッチングすることで
ある。しかしながら、絶縁層22の中にあるランナ18
cの上面の高さは、領域16a、16bの上面の高さと
は大幅に異なっている。
いる。接触開口/通路24a、24b、24cが、それ
ぞれ領域16a、16b及びランナ18cの上方の絶縁
層22から形成され始めている状態が図示されている。
開口24cは、ランナ18cの上面の深さまでエッチン
グされている状態で示されている。しかしながら、開口
24a、24bに関しては、領域16a、16bの上面
まで連続的に下がるように絶縁層22を更にエッチング
する必要がある。そのようなエッチングを引き続き行う
と、領域18cは過剰にエッチングされ、ランナ18c
に損傷を与えてこれを破壊することになる。
Six等の導電性のより高いケイ化物の上面を有する、
例えば導電性ドープ処理されたポリシリコン等のシリコ
ンから基本的に構成される。絶縁誘電層22は一般に、
SiO2から基本的に構成される。エッチングの化学的
な特性は、エッチングの間にエッチングが接点18cに
到達した時点において、ポリシリコンよりも多量のSi
O2が除去されるように選択するのが好ましい。しかし
ながら、開口24a、24bのエッチングを引き続き行
う間にランナ18cの露呈された材料がかなりの程度エ
ッチングされ、回路の損傷又は回路の欠陥を生ずること
がある。
いる1つの代表的な方法においては、フォトマスクを施
し、開口24a、24bのエッチングを開口24cのエ
ッチングから分離させている。そのような多段階工程に
より接点のエッチングを行うことは、生産量を減少さ
せ、これに応じて全体的な工程のコストを増大させる。
技術に伴う上述の及び他の欠点を解消することである。
れば、半導体ウエーハを処理する方法はウエーハの種々
の高さに位置する外側面を有する複数の導電性領域を形
成し、これにより、少なくとも1つの高位置の導電性領
域及び少なくとも1つの低位置の導電性領域が形成され
るようにウエーハを製造する工程と、上記ウエーハの上
に平坦化された絶縁誘電層を設ける工程と、上記絶縁誘
電層を通って種々の高さにある選択された導電性領域ま
で伸びる複数の接触開口を形成するように上記絶縁誘電
層をパターニングする工程と、上記パターニングされた
絶縁誘電層の中で上記複数の接触開口を下方へエッチン
グし、電気的な接触が行われることになる上記高位置の
導電性領域の外側面で該エッチングを止めるようにする
第1のエッチング工程と、上記第1のエッチング工程の
後に、上記高位置の導電性領域の上記外側面の上にエッ
チストップ材料の層を選択された厚みまで選択的に堆積
させる工程と、上記高位置の導電性領域の上に選択的に
堆積された上記エッチストップ材料の層をエッチストッ
プ保護層として用いることにより、電気的な接触が行わ
れることになる上記低位置の導電性領域の外側面まで、
上記複数の接触開口を上記パターニングされた絶縁誘電
層にエッチングする第2のエッチング工程とを備える。
ハを処理する方法は、ウエーハの種々の高さに位置する
外側面を有する複数の導電性領域を形成し、これによ
り、少なくとも1つの高位置の導電性領域及び少なくと
も1つの低位置の導電性領域が形成されるようにウエー
ハを製造する工程と、上記ウエーハの上に平坦化された
絶縁誘電層を設ける工程と、上記平坦化された絶縁誘電
層の上にホトレジスト層を設ける工程と、上記ホトレジ
ストを写真露光し且つ現像し、上記ホトレジストを通っ
て上記絶縁誘電層まで伸びる複数の選択された開口のパ
ターンを形成し、これにより、上記絶縁誘電層を通って
種々の高さにある導電性領域まで伸びる複数の接触開口
を定義する工程と、上記パターニングされた絶縁誘電層
の中で上記複数の接触開口を下方へエッチングし、電気
的な接触が行われることになる上記高位置の導電性領域
の外側面で該エッチングを止めるようにする第1のエッ
チング工程と、上記第1のエッチング工程の後に、且つ
上記ホトレジスト層がまだ存在する状態において、上記
高位置の導電性領域の上記外側面の上にエッチストップ
材料の層を選択された厚みまで選択的に堆積させる工程
と、上記ホトレジスト層が未だ存在する状態において、
上記高位置の導電性領域の上に選択的に堆積された上記
エッチストップ材料の層をエッチストップ保護層として
用いることにより、電気的な接触が行われることになる
上記低位置の導電性領域の外側面まで、上記複数の接触
開口を上記パターニングされた絶縁誘電層にエッチング
する第2のエッチング工程と、上記ウエーハからホトレ
ジストを取り除く工程とを備える。
エーハを処理する方法は、ウエーハの種々の高さに位置
する外側面を有する導電性領域を形成し、これにより、
(a)高位置の導電性領域、(b)上記高位置の導電性
領域よりも低い位置にある二番目に高い導電性領域、及
び(c)低位置の導電性領域が形成されるようにウエー
ハを製造する工程と、上記二番目に高い導電性領域の外
側面から第1の距離だけ高さ方向に離れた上面を有する
平坦化された絶縁誘電層を上記ウエーハの上に設ける工
程と、上記平坦化された絶縁誘電層の上にホトレジスト
層を設ける工程と、上記ホトレジストを写真露光し且つ
現像し、上記ホトレジストを通って上記絶縁誘電層の上
面まで伸びる複数の選択された開口のパターンを形成
し、これにより、上記絶縁誘電層を通って種々の高さに
ある導電性領域まで伸びる複数の接触開口を定義する工
程と、上記パターニングされた絶縁誘電層の中で上記複
数の接触開口を下方へエッチングし、電気的な接触が行
われることになる上記高位置の導電性領域の外側面で該
エッチングを止めることにより接触開口の第1の基部を
形成し、これにより、上記第1の基部と上記低位置の導
電性領域の外側面との間に上記第1の距離よりも小さな
第2の距離を残すようにする第1のエッチング工程と、
上記第1のエッチング工程の後に、上記高位置の導電性
領域の上記外側面の上にエッチストップ材料の層を選択
された厚みまで選択的に堆積させる工程と、上記第1の
エッチング工程の後に、上記ウエーハから総てのホトレ
ジストを取り除く工程と、上記ホトレジスト層がウエー
ハから取り除かれた状態で、上記高位置の導電性領域の
上に選択的に堆積された上記エッチストップ材料の層を
エッチストップ保護層として用いることにより、電気的
な接触が行われることになる上記低位置の導電性領域の
外側面まで、上記複数の接触開口を上記パターニングさ
れた絶縁誘電層にエッチングする第2のエッチング工程
とを備える。
照しながら以下の説明を読むことにより、1又はそれ以
上の好ましい実施例の構造並びにその処理方法が理解さ
れよう。
実施例を説明する。図3は、図1と同様のウエーハ10
aを示しており、このウエーハには、酸化物のフィール
ド領域14と、アクティブ領域16a、16b、16c
と、ランナ18a、18b、18cと、絶縁性のスペー
サ酸化物20とが形成されている。以下の記載において
は、領域16a、16b、16c並びにランナ18c
が、外側面30、32、34、36をそれぞれ有する複
数の導電性領域を形成しているものとして説明を続け
る。表面36は、実質的に同一の高さにある表面30、
32、34の高さとは異なるすなわち違う高さの領域に
ある。ランナ18a、18bもそれぞれ導電性の外側面
38、40を有しており、これら外側面は概ね同一の高
さにある。外側面36は高い位置にある導電性領域すな
わち高位置の導電性領域を形成し、外側面38、40は
上記高い位置にある導電性領域よりも低い位置にある二
番目に高い位置にある導電性領域すなわち中位置の導電
性領域を形成し、領域30、32、34は、低い位置に
ある導電性領域すなわち低位置の導電性領域を形成して
いる。高位置の導電性領域及び中位置の導電性領域は一
般に、WSix又はTiSix等のケイ化物から成る層か
ら構成される。低位置の導電性領域は一般に、導電性ド
ープ処理された活性化されたシリコン基板領域から構成
される。
42が、図示のようにウエーハの上に設けられている。
この層の材料の一例としては、ホウ素及び/又はリンで
ドープ処理されたSiO2がある。ホトレジストから成
る層46が平坦化された絶縁誘電層42の上に設けられ
ている。ホトレジスト層46は、写真露光されかつ現像
されて複数の選択された開口24a、24b、24cか
ら成るパターンを形成し、これら開口は、ホトレジスト
層を貫通して絶縁誘電層の上面44に達し、異なった高
さにある導電性領域に対する複数の接触開口を絶縁誘電
層42を貫通して形成する。これにより、絶縁誘電領域
42は、上述の接触開口を形成するようにパターニング
される。
未だ存在している状態で、最初に接触開口24a、24
b、24cが、絶縁層42の中へ下方にエッチングさ
れ、電気的な接触を行うべき高位置の導電性領域の外側
面36でエッチングが停止する。ポリシリコン、WSi
x及びTiSixに対して高い選択性を有するエッチング
の化学組成の一例においては、700ワットの電力で、
CHF3、Ar及びCF4をそれぞれ35sccm、60
sccm、25sccmの割合で流す。これにより、接
触開口24a、24bの最初の基部48が形成される。
最初のすなわち第1のエッチングの後に、高位置の導電
性領域の外側面36の上にエッチストップ材料から成る
層50が選択された厚みまで選択的に堆積される。層5
0の好ましい材料はタングステンであり、当業者には周
知のように、タングステンは、露呈されたシリコン表面
にだけ付着するように選択的に堆積させることができ
る。一例として、ウルフ外(Wolf et al.)
は、そのような技術を開示している(”Silicon
Processing for the VLSIE
ra, Vol.1−Process Technol
ogy”の402−403頁:1986年にカリフォル
ニア州サンセットビーチのLattice Press
が発行)。他の動作可能なエッチストップ材料の例とし
ては、TiSix及びAlがある。そのような選択的な
堆積の他の例はまた、1991年のVLSI Conf
erence Proceedingsで発表されたツ
ネナリ外(Tsunenari et al.)の論文
(”Electrical Characterist
ics Of Selective Tungsten
Plugged Contacts Under Th
e OptimizedCondition”)に開示
されている。
まだ存在する状態で、接触開口24a、24bが、パタ
ーニングされた絶縁材料42の中へエッチングされ、電
気的な接触を行うべき低位置の導電性領域の外側面3
0、32に達しており、その際には、この第2のエッチ
ングを行う間のエッチストップ保護層として、エッチス
トップ層50が高位置の導電性領域の外側面36の上に
設けられる。層42がSiO2から成り、層50の材料
がWから成る場合のエッチングの化学組成の一例とし
て、上述のように、700ワットの電力で、CHF3、
Ar及びCF4をそれぞれ35sccm、60sccm
及び25sccmの割合で流す方法がある。この場合に
は、タングステンに対するSiO2の選択的なエッチン
グの割合が10:1となる。層50の選択された厚み
は、外側面30、32に対するエッチストップが生ずる
前に層50の総ての材料が除去されないように、実行さ
れている選択的なエッチングと相対的に選択される。層
50の好ましい厚みの例は約2000オングストローム
である。その後、ウエーハからホトレジスト層46が取
り除かれる(図示せず)。
電性の材料から構成することができる。非導電性材料の
例としては、Si3N4等の窒化物がある。エッチストッ
プ材料が非導電性の場合には、その後導電性の材料を設
けて接触開口24cを充填し、これにより要素18cと
電気的に接続する前に、エッチストップ材料をウエーハ
からエッチングする別の工程を第2のエッチングの後に
実行する。
照して説明する。図6乃至図8においては、適正な範囲
で図3乃至図5の実施例の符号と同一の符号を用いてお
り、若干異なる構造に対しては、図3乃至図5の実施例
の符号に添字「x」を付してある。図6は、変更された
ウエーハ構造10xを示している。ウエーハの断片10
xは誘電層42xを備えており、この誘電層は符号10
aで示す実施例の誘電層42よりも大きな厚みを有して
いる。以下においては、層42xが、図示のように第1
の距離「A」だけ外側面38、40(中位置の導電性領
域)から上方へ離れた上面44xを有するものとして説
明を続ける。
且つパターニングされており、接触開口24a、24
b、24cが第1のエッチングを受け、高位置の導電性
領域の外側面36で停まっている。エッチストップ層5
0が設けられている。上述の第1のエッチングは、接触
開口24a、24bの第1の基部48と低位置の導電性
領域の外側面30、32との間に第2のエッチング距離
「B」を残している。第1の距離「A」は第1の距離
「B」よりも大きい。この関係は、図3乃至図5の実施
例においては反対である。
関係は、ホトレジストを用いることなくその後層42を
エッチングし、接触開口24a、24bを外側面30、
32に向けて下方へ延ばすことを可能にする。エッチン
グ寸法「B」がエッチング寸法「A」よりも小さいの
で、層42の材料が大量に除去されて上面38、40が
上方に露出されるという望ましくない状態が生ずる前
に、層30、32でエッチストップが生ずるようにタイ
ミングを調節することができる。ホトレジストは、層5
0が選択的に堆積される前に取り除かれる。
路をエッチングし、接点のより高い位置にある基部の材
料がそれ以上エッチングされるのを防止する効果的な方
法を提供する。この方法は、基板の中の種々の深さすな
わち高さにある接点を効果的にエッチングするために必
要とされるマスキング工程を省く。
中の元の位置で実行することができる。AME5000
のようなマルチチャンバ装置においては、エッチング及
び選択的な堆積の工程は、ウエーハを真空雰囲気におい
た状態で、同一のチャンバ又は異なった2つのチャンバ
で実行することができる。
すなわち高さにある接点を効果的にエッチングするため
に必要とされるマスキング工程を省くことができる。
の概略的な断面図である。
のウエーハの概略的な断面図である。
略的な断面図である。
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
ーハの概略的な断面図である。
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
24c 接触開口 30、32、34、36 外側面 42、42x 誘
電層 50 エッチストップ層
Claims (10)
- 【請求項1】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する複数の
導電性領域を形成し、これにより、少なくとも1つの高
位置の導電性領域及び少なくとも1つの低位置の導電性
領域が形成されるようにウエーハを製造する工程と、 前記ウエーハの上に平坦化された絶縁誘電層を設ける工
程と、 前記絶縁誘電層を通って種々の高さにある選択された導
電性領域まで伸びる複数の接触開口を形成するように前
記絶縁誘電層をパターニングする工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めるようにする第1のエッチング工程と、 前記第1のエッチング工程の後に、前記高位置の導電性
領域の前記外側面の上にエッチストップ材料の層を選択
された厚みまで選択的に堆積させる工程と、 前記高位置の導電性領域の上に選択的に堆積された前記
エッチストップ材料の層をエッチストップ保護層として
用いることにより、電気的な接触が行われることになる
前記低位置の導電性領域の外側面まで、前記複数の接触
開口を前記パターニングされた絶縁誘電層にエッチング
する第2のエッチング工程とを備える半導体ウエーハを
処理する方法。 - 【請求項2】 請求項1の半導体ウエーハを処理する方
法において、前記高位置の導電性領域が、導電性ドープ
処理されたシリコン、WSix及びTiSixから成る群
から選択される材料を含むことを特徴とする半導体ウエ
ーハを処理する方法。 - 【請求項3】 請求項1の半導体ウエーハを処理する方
法において、前記エッチストップ材料が導電性を有する
ことを特徴とする半導体ウエーハを処理する方法。 - 【請求項4】 請求項1の半導体ウエーハを処理する方
法において、前記エッチストップ材料が絶縁性を有し、
前記第2のエッチング工程の後に、前記ウエーハから前
記エッチストップ材料をエッチングする工程を更に備え
ることを特徴とする半導体ウエーハを処理する方法。 - 【請求項5】 請求項1の半導体ウエーハを処理する方
法において、前記エッチストップ材料が、W、TiS2
及びAlから成る群から選択される材料を含むことを特
徴とする半導体ウエーハを処理する方法。 - 【請求項6】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する複数の
導電性領域を形成し、これにより、少なくとも1つの高
位置の導電性領域及び少なくとも1つの低位置の導電性
領域が形成されるようにウエーハを製造する工程と、 前記ウエーハの上に平坦化された絶縁誘電層を設ける工
程と、 前記平坦化された絶縁誘電層の上にホトレジスト層を設
ける工程と、 前記ホトレジストを写真露光し且つ現像し、前記ホトレ
ジストを通って前記絶縁誘電層まで伸びる複数の選択さ
れた開口のパターンを形成し、これにより、前記絶縁誘
電層を通って種々の高さにある導電性領域まで伸びる複
数の接触開口を画定する工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めるようにする第1のエッチング工程と、 前記第1のエッチング工程の後に、且つ前記ホトレジス
ト層がまだ存在する状態において、前記高位置の導電性
領域の前記外側面の上にエッチストップ材料の層を選択
された厚みまで選択的に堆積させる工程と、 前記ホトレジスト層が未だ存在する状態において、前記
高位置の導電性領域の上に選択的に堆積された前記エッ
チストップ材料の層をエッチストップ保護層として用い
ることにより、電気的な接触が行われることになる前記
低位置の導電性領域の外側面まで、前記複数の接触開口
を前記パターニングされた絶縁誘電層にエッチングする
第2のエッチング工程と、 前記ウエーハからホトレジストを取り除く工程とを備え
る半導体ウエーハを処理する方法。 - 【請求項7】 請求項6の半導体ウエーハを処理する方
法において、前記エッチストップ材料が絶縁性を有し、
前記第2のエッチング工程の後に、前記ウエーハから前
記エッチストップ材料をエッチングする工程を更に備え
ることを特徴とする半導体ウエーハを処理する方法。 - 【請求項8】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する導電性
領域を形成し、これにより、(a)高位置の導電性領
域、(b)前記高位置の導電性領域よりも低い位置にあ
る二番目に高い導電性領域、及び(c)低位置の導電性
領域が形成されるようにウエーハを製造する工程と、 前記二番目に高い導電性領域の外側面から第1の距離だ
け高さ方向に離れた上面を有する平坦化された絶縁誘電
層を前記ウエーハの上に設ける工程と、 前記平坦化された絶縁誘電層の上にホトレジスト層を設
ける工程と、 前記ホトレジストを写真露光し且つ現像し、前記ホトレ
ジストを通って前記絶縁誘電層の上面まで伸びる複数の
選択された開口のパターンを形成し、これにより、前記
絶縁誘電層を通って種々の高さにある導電性領域まで伸
びる複数の接触開口を画定する工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めることにより接触開口の第1の基部を形成
し、これにより、前記第1の基部と前記低位置の導電性
領域の外側面との間に前記第1の距離よりも小さな第2
の距離を残すようにする第1のエッチング工程と、 前記第1のエッチング工程の後に、前記高位置の導電性
領域の前記外側面の上にエッチストップ材料の層を選択
された厚みまで選択的に堆積させる工程と、 前記第1のエッチング工程の後に、前記ウエーハから総
てのホトレジストを取り除く工程と、 前記ホトレジスト層がウエーハから取り除かれた状態
で、前記高位置の導電性領域の上に選択的に堆積された
前記エッチストップ材料の層をエッチストップ保護層と
して用いることにより、電気的な接触が行われることに
なる前記低位置の導電性領域の外側面まで、前記複数の
接触開口を前記パターニングされた絶縁誘電層にエッチ
ングする第2のエッチング工程とを備える半導体ウエー
ハを処理する方法。 - 【請求項9】 請求項8の半導体ウエーハを処理する方
法において、前記ホトレジストを総て取り除く工程が、
前記第1のエッチング工程の後で且つ前記エッチストッ
プ材料を選択的に堆積させる工程の前に実行されること
を特徴とする半導体ウエーハを処理する方法。 - 【請求項10】 請求項8の半導体ウエーハを処理する
方法において、前記エッチストップ材料が絶縁性を有
し、前記第2のエッチング工程の後に、前記ウエーハか
ら前記エッチストップ材料をエッチングする工程を更に
備えることを特徴とする半導体ウエーハを処理する方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/870,603 US5298463A (en) | 1991-08-30 | 1992-04-16 | Method of processing a semiconductor wafer using a contact etch stop |
US870603 | 1992-04-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0661193A true JPH0661193A (ja) | 1994-03-04 |
JP3331001B2 JP3331001B2 (ja) | 2002-10-07 |
Family
ID=25355749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09010493A Expired - Fee Related JP3331001B2 (ja) | 1992-04-16 | 1993-04-16 | 半導体ウエーハを処理する方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5298463A (ja) |
JP (1) | JP3331001B2 (ja) |
DE (1) | DE4310955C2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709720B2 (en) | 1997-03-21 | 2004-03-23 | Kabushiki Kaisha Yaskawa Denki | Marking method and marking material |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5880036A (en) * | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
US5420056A (en) * | 1994-01-14 | 1995-05-30 | Texas Instruments Incorporated | Junction contact process and structure for semiconductor technologies |
US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
US5773363A (en) * | 1994-11-08 | 1998-06-30 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node |
US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス,インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
DE19629736C2 (de) * | 1996-01-26 | 2000-12-14 | Mitsubishi Electric Corp | Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür |
JPH09205185A (ja) * | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
DE19655075C2 (de) * | 1996-01-26 | 2003-04-03 | Mitsubishi Electric Corp | Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung |
US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
US5849637A (en) * | 1996-06-10 | 1998-12-15 | Wang; Chin-Kun | Integration of spin-on gap filling dielectric with W-plug without outgassing |
US5916453A (en) | 1996-09-20 | 1999-06-29 | Fujitsu Limited | Methods of planarizing structures on wafers and substrates by polishing |
US6060385A (en) * | 1997-02-14 | 2000-05-09 | Micro Technology, Inc. | Method of making an interconnect structure |
US6048763A (en) | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
US6010935A (en) * | 1997-08-21 | 2000-01-04 | Micron Technology, Inc. | Self aligned contacts |
JP3102405B2 (ja) * | 1998-02-13 | 2000-10-23 | 日本電気株式会社 | 半導体装置の製造方法 |
US6392271B1 (en) | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
DE10127888A1 (de) * | 2001-06-08 | 2002-12-19 | Infineon Technologies Ag | Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen |
TWI262561B (en) * | 2001-06-12 | 2006-09-21 | Promos Technologies Inc | Method of forming ultra-shallow junction devices and its application in a memory device |
KR100474579B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 표면 분석 장치에 사용되는 표준 기판 제작 방법 |
US11158577B2 (en) | 2020-01-31 | 2021-10-26 | Micron Technology, Inc. | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems |
US11532517B2 (en) | 2020-02-04 | 2022-12-20 | Tokyo Electron Limited | Localized etch stop layer |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01274452A (ja) * | 1988-04-26 | 1989-11-02 | Fujitsu Ltd | 半導体装置の製造方法 |
US4933297A (en) * | 1989-10-12 | 1990-06-12 | At&T Bell Laboratories | Method for etching windows having different depths |
JPH03270225A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH04102331A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376453A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
JPS6420741A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Radio selective call receiver |
JPS6444264A (en) * | 1987-08-10 | 1989-02-16 | Nec Corp | Soldering device |
FR2624304B1 (fr) * | 1987-12-04 | 1990-05-04 | Philips Nv | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium |
JP2666339B2 (ja) * | 1988-03-31 | 1997-10-22 | 株式会社 村田製作所 | 非可逆回路素子 |
JPH01274909A (ja) * | 1988-04-25 | 1989-11-02 | Matsushita Electric Works Ltd | ハンマードリル |
JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
JP2968005B2 (ja) * | 1989-10-24 | 1999-10-25 | 沖電気工業株式会社 | 半導体装置の製造方法 |
KR920010129B1 (ko) * | 1989-11-30 | 1992-11-16 | 현대전자산업 주식회사 | 콘택홀의 패턴형성방법 |
US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
JPH04109654A (ja) * | 1990-08-29 | 1992-04-10 | Nippon Steel Corp | 半導体装置及びその製造方法 |
US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
US5206187A (en) * | 1991-08-30 | 1993-04-27 | Micron Technology, Inc. | Method of processing semiconductor wafers using a contact etch stop |
US5223084A (en) * | 1991-11-25 | 1993-06-29 | Hewlett-Packard Company | Simultaneous dielectric planarization and contact hole etching |
-
1992
- 1992-04-16 US US07/870,603 patent/US5298463A/en not_active Expired - Lifetime
-
1993
- 1993-04-02 DE DE4310955A patent/DE4310955C2/de not_active Expired - Fee Related
- 1993-04-16 JP JP09010493A patent/JP3331001B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01274452A (ja) * | 1988-04-26 | 1989-11-02 | Fujitsu Ltd | 半導体装置の製造方法 |
US4933297A (en) * | 1989-10-12 | 1990-06-12 | At&T Bell Laboratories | Method for etching windows having different depths |
JPH03138934A (ja) * | 1989-10-12 | 1991-06-13 | American Teleph & Telegr Co <Att> | 異なる深さを有する窓のエッチング法 |
JPH03270225A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH04102331A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6709720B2 (en) | 1997-03-21 | 2004-03-23 | Kabushiki Kaisha Yaskawa Denki | Marking method and marking material |
Also Published As
Publication number | Publication date |
---|---|
DE4310955A1 (de) | 1993-10-21 |
US5298463A (en) | 1994-03-29 |
DE4310955C2 (de) | 2002-10-17 |
JP3331001B2 (ja) | 2002-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0661193A (ja) | 半導体ウエーハを処理する方法 | |
JP2000077625A5 (ja) | ||
JP3177572B2 (ja) | 集積回路のゲートスタックの形成方法 | |
US4933297A (en) | Method for etching windows having different depths | |
KR0176199B1 (ko) | 반도체 소자의 접촉창 형성방법 | |
JP3214475B2 (ja) | デュアルダマシン配線の形成方法 | |
US6333256B2 (en) | Semiconductor processing method of forming openings in a material | |
JP2613018B2 (ja) | 半導体素子のコンタクトホール形成方法 | |
KR970052489A (ko) | 반도체소자의 배선구조와 그 형성방법 | |
US5439847A (en) | Integrated circuit fabrication with a raised feature as mask | |
KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
US20020115249A1 (en) | Method for manufacturing gate spacer for self-aligned contact | |
KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
US6406999B1 (en) | Semiconductor device having reduced line width variations between tightly spaced and isolated features | |
KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
KR100430690B1 (ko) | 반도체소자의콘택형성방법 | |
KR101073127B1 (ko) | 반도체소자의 게이트라인 제조 방법 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
KR100373363B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
KR100425935B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100187654B1 (ko) | 반도체 소자의 제조방법 | |
KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
KR100607816B1 (ko) | 반도체 소자의 이중 구조의 다마신 패턴 형성 방법 | |
KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020628 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |