JP3331001B2 - 半導体ウエーハを処理する方法 - Google Patents
半導体ウエーハを処理する方法Info
- Publication number
- JP3331001B2 JP3331001B2 JP09010493A JP9010493A JP3331001B2 JP 3331001 B2 JP3331001 B2 JP 3331001B2 JP 09010493 A JP09010493 A JP 09010493A JP 9010493 A JP9010493 A JP 9010493A JP 3331001 B2 JP3331001 B2 JP 3331001B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- layer
- etching
- conductive
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 27
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 239000010410 layer Substances 0.000 claims description 100
- 238000005530 etching Methods 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 33
- 239000000463 material Substances 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 229910008484 TiSi Inorganic materials 0.000 claims description 4
- 239000011241 protective layer Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 40
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエーハの処理
に関し、より詳細には、種々の高さに設けられるウエー
ハの接点に対する接触開口を絶縁誘電層を通してエッチ
ングする技術に関する。
に関し、より詳細には、種々の高さに設けられるウエー
ハの接点に対する接触開口を絶縁誘電層を通してエッチ
ングする技術に関する。
【０００２】
【従来の技術】半導体ウエーハの処理においては、回路
密度を極力高くし、これにより、半導体チップの最終的
な寸法を極力小さくする試みが間断無く行われている。
ある集積回路において利用される表面積を極力大きくす
る方法の１つにおいては、種々のデバイス並びに回路素
子をウエーハに投入される。この方法は一般に、バーテ
ィカルインテグレーション（ｖｅｒｔｉｃａｌ ｉｎｔ
ｅｇｒａｔｉｏｎ：垂直方向の集積）と呼ばれている。
回路が複雑になりまたバーティカルインテグレーション
がより複雑になるに連れて、ウエーハの微細構成は益々
多様になる。高さの差は、ダイにわたって５０乃至１０
０パーセントあるいはそれ以上となり、これは、所望の
接点をアンダーエッチング及びオーバエッチングする際
に深刻な問題を生ずることがある。すなわち、ある層の
複数の接触開口／通路のエッチングを多段処理工程で行
う必要がある。その理由は、必要とされる接点の深さは
ウエーハの種々の点において大きく変動するからであ
る。
密度を極力高くし、これにより、半導体チップの最終的
な寸法を極力小さくする試みが間断無く行われている。
ある集積回路において利用される表面積を極力大きくす
る方法の１つにおいては、種々のデバイス並びに回路素
子をウエーハに投入される。この方法は一般に、バーテ
ィカルインテグレーション（ｖｅｒｔｉｃａｌ ｉｎｔ
ｅｇｒａｔｉｏｎ：垂直方向の集積）と呼ばれている。
回路が複雑になりまたバーティカルインテグレーション
がより複雑になるに連れて、ウエーハの微細構成は益々
多様になる。高さの差は、ダイにわたって５０乃至１０
０パーセントあるいはそれ以上となり、これは、所望の
接点をアンダーエッチング及びオーバエッチングする際
に深刻な問題を生ずることがある。すなわち、ある層の
複数の接触開口／通路のエッチングを多段処理工程で行
う必要がある。その理由は、必要とされる接点の深さは
ウエーハの種々の点において大きく変動するからであ
る。
【０００３】上記問題点は、図１及び図２に図解的に示
されている。図１を参照すると、半導体ウエーハ１０
は、バルク基板１２と、酸化物のフィールド領域１４
と、導電性ドープ処理されたシリコンを含むアクティブ
領域１６ａ、１６ｂ、１６ｃと、導電性のランナ１８
ａ、１８ｂ、１８ｃとを備えている。ランナ１８の側部
は、一般には酸化物である絶縁性のスペーサ材料２０に
よって包囲されている。平坦化された絶縁酸化物から成
る層２２がウエーハの頂部層をもたらしている。この例
の目的すなわち意図は、領域１６ａ、１６ｂ及びランナ
１８ｃの上面に対する接触開口をエッチングすることで
ある。しかしながら、絶縁層２２の中にあるランナ１８
ｃの上面の高さは、領域１６ａ、１６ｂの上面の高さと
は大幅に異なっている。
されている。図１を参照すると、半導体ウエーハ１０
は、バルク基板１２と、酸化物のフィールド領域１４
と、導電性ドープ処理されたシリコンを含むアクティブ
領域１６ａ、１６ｂ、１６ｃと、導電性のランナ１８
ａ、１８ｂ、１８ｃとを備えている。ランナ１８の側部
は、一般には酸化物である絶縁性のスペーサ材料２０に
よって包囲されている。平坦化された絶縁酸化物から成
る層２２がウエーハの頂部層をもたらしている。この例
の目的すなわち意図は、領域１６ａ、１６ｂ及びランナ
１８ｃの上面に対する接触開口をエッチングすることで
ある。しかしながら、絶縁層２２の中にあるランナ１８
ｃの上面の高さは、領域１６ａ、１６ｂの上面の高さと
は大幅に異なっている。
【０００４】エッチングの際の問題点が図２に示されて
いる。接触開口／通路２４ａ、２４ｂ、２４ｃが、それ
ぞれ領域１６ａ、１６ｂ及びランナ１８ｃの上方の絶縁
層２２から形成され始めている状態が図示されている。
開口２４ｃは、ランナ１８ｃの上面の深さまでエッチン
グされている状態で示されている。しかしながら、開口
２４ａ、２４ｂに関しては、領域１６ａ、１６ｂの上面
まで連続的に下がるように絶縁層２２を更にエッチング
する必要がある。そのようなエッチングを引き続き行う
と、領域１８ｃは過剰にエッチングされ、ランナ１８ｃ
に損傷を与えてこれを破壊することになる。
いる。接触開口／通路２４ａ、２４ｂ、２４ｃが、それ
ぞれ領域１６ａ、１６ｂ及びランナ１８ｃの上方の絶縁
層２２から形成され始めている状態が図示されている。
開口２４ｃは、ランナ１８ｃの上面の深さまでエッチン
グされている状態で示されている。しかしながら、開口
２４ａ、２４ｂに関しては、領域１６ａ、１６ｂの上面
まで連続的に下がるように絶縁層２２を更にエッチング
する必要がある。そのようなエッチングを引き続き行う
と、領域１８ｃは過剰にエッチングされ、ランナ１８ｃ
に損傷を与えてこれを破壊することになる。
【０００５】ランナ１８ｃは一般に、ＷＳｉx又はＴｉ
Ｓｉx等の導電性のより高いケイ化物の上面を有する、
例えば導電性ドープ処理されたポリシリコン等のシリコ
ンから基本的に構成される。絶縁誘電層２２は一般に、
ＳｉＯ2から基本的に構成される。エッチングの化学的
な特性は、エッチングの間にエッチングが接点１８ｃに
到達した時点において、ポリシリコンよりも多量のＳｉ
Ｏ2が除去されるように選択するのが好ましい。しかし
ながら、開口２４ａ、２４ｂのエッチングを引き続き行
う間にランナ１８ｃの露呈された材料がかなりの程度エ
ッチングされ、回路の損傷又は回路の欠陥を生ずること
がある。
Ｓｉx等の導電性のより高いケイ化物の上面を有する、
例えば導電性ドープ処理されたポリシリコン等のシリコ
ンから基本的に構成される。絶縁誘電層２２は一般に、
ＳｉＯ2から基本的に構成される。エッチングの化学的
な特性は、エッチングの間にエッチングが接点１８ｃに
到達した時点において、ポリシリコンよりも多量のＳｉ
Ｏ2が除去されるように選択するのが好ましい。しかし
ながら、開口２４ａ、２４ｂのエッチングを引き続き行
う間にランナ１８ｃの露呈された材料がかなりの程度エ
ッチングされ、回路の損傷又は回路の欠陥を生ずること
がある。
【０００６】上述の欠点を解消するために現在行われて
いる１つの代表的な方法においては、フォトマスクを施
し、開口２４ａ、２４ｂのエッチングを開口２４ｃのエ
ッチングから分離させている。そのような多段階工程に
より接点のエッチングを行うことは、生産量を減少さ
せ、これに応じて全体的な工程のコストを増大させる。
いる１つの代表的な方法においては、フォトマスクを施
し、開口２４ａ、２４ｂのエッチングを開口２４ｃのエ
ッチングから分離させている。そのような多段階工程に
より接点のエッチングを行うことは、生産量を減少さ
せ、これに応じて全体的な工程のコストを増大させる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、従来
技術に伴う上述の及び他の欠点を解消することである。
技術に伴う上述の及び他の欠点を解消することである。
【０００８】
【課題を解決するための手段】本発明の１つの特徴によ
れば、半導体ウエーハを処理する方法はウエーハの種々
の高さに位置する外側面を有する複数の導電性領域を形
成し、これにより、少なくとも１つの高位置の導電性領
域及び少なくとも１つの低位置の導電性領域が形成され
るようにウエーハを製造する工程と、上記ウエーハの上
に平坦化された絶縁誘電層を設ける工程と、上記絶縁誘
電層を通って種々の高さにある選択された導電性領域ま
で伸びる複数の接触開口を形成するように上記絶縁誘電
層をパターニングする工程と、上記パターニングされた
絶縁誘電層の中で上記複数の接触開口を下方へエッチン
グし、電気的な接触が行われることになる上記高位置の
導電性領域の外側面で該エッチングを止めるようにする
第１のエッチング工程と、上記第１のエッチング工程の
後に、上記高位置の導電性領域の上記外側面の上にエッ
チストップ材料の層を選択された厚みまで選択的に堆積
させる工程と、上記高位置の導電性領域の上に選択的に
堆積された上記エッチストップ材料の層をエッチストッ
プ保護層として用いることにより、電気的な接触が行わ
れることになる上記低位置の導電性領域の外側面まで、
上記複数の接触開口を上記パターニングされた絶縁誘電
層にエッチングする第２のエッチング工程とを備える。
れば、半導体ウエーハを処理する方法はウエーハの種々
の高さに位置する外側面を有する複数の導電性領域を形
成し、これにより、少なくとも１つの高位置の導電性領
域及び少なくとも１つの低位置の導電性領域が形成され
るようにウエーハを製造する工程と、上記ウエーハの上
に平坦化された絶縁誘電層を設ける工程と、上記絶縁誘
電層を通って種々の高さにある選択された導電性領域ま
で伸びる複数の接触開口を形成するように上記絶縁誘電
層をパターニングする工程と、上記パターニングされた
絶縁誘電層の中で上記複数の接触開口を下方へエッチン
グし、電気的な接触が行われることになる上記高位置の
導電性領域の外側面で該エッチングを止めるようにする
第１のエッチング工程と、上記第１のエッチング工程の
後に、上記高位置の導電性領域の上記外側面の上にエッ
チストップ材料の層を選択された厚みまで選択的に堆積
させる工程と、上記高位置の導電性領域の上に選択的に
堆積された上記エッチストップ材料の層をエッチストッ
プ保護層として用いることにより、電気的な接触が行わ
れることになる上記低位置の導電性領域の外側面まで、
上記複数の接触開口を上記パターニングされた絶縁誘電
層にエッチングする第２のエッチング工程とを備える。
【０００９】本発明の別の特徴によれば、半導体ウエー
ハを処理する方法は、ウエーハの種々の高さに位置する
外側面を有する複数の導電性領域を形成し、これによ
り、少なくとも１つの高位置の導電性領域及び少なくと
も１つの低位置の導電性領域が形成されるようにウエー
ハを製造する工程と、上記ウエーハの上に平坦化された
絶縁誘電層を設ける工程と、上記平坦化された絶縁誘電
層の上にホトレジスト層を設ける工程と、上記ホトレジ
ストを写真露光し且つ現像し、上記ホトレジストを通っ
て上記絶縁誘電層まで伸びる複数の選択された開口のパ
ターンを形成し、これにより、上記絶縁誘電層を通って
種々の高さにある導電性領域まで伸びる複数の接触開口
を定義する工程と、上記パターニングされた絶縁誘電層
の中で上記複数の接触開口を下方へエッチングし、電気
的な接触が行われることになる上記高位置の導電性領域
の外側面で該エッチングを止めるようにする第１のエッ
チング工程と、上記第１のエッチング工程の後に、且つ
上記ホトレジスト層がまだ存在する状態において、上記
高位置の導電性領域の上記外側面の上にエッチストップ
材料の層を選択された厚みまで選択的に堆積させる工程
と、上記ホトレジスト層が未だ存在する状態において、
上記高位置の導電性領域の上に選択的に堆積された上記
エッチストップ材料の層をエッチストップ保護層として
用いることにより、電気的な接触が行われることになる
上記低位置の導電性領域の外側面まで、上記複数の接触
開口を上記パターニングされた絶縁誘電層にエッチング
する第２のエッチング工程と、上記ウエーハからホトレ
ジストを取り除く工程とを備える。
ハを処理する方法は、ウエーハの種々の高さに位置する
外側面を有する複数の導電性領域を形成し、これによ
り、少なくとも１つの高位置の導電性領域及び少なくと
も１つの低位置の導電性領域が形成されるようにウエー
ハを製造する工程と、上記ウエーハの上に平坦化された
絶縁誘電層を設ける工程と、上記平坦化された絶縁誘電
層の上にホトレジスト層を設ける工程と、上記ホトレジ
ストを写真露光し且つ現像し、上記ホトレジストを通っ
て上記絶縁誘電層まで伸びる複数の選択された開口のパ
ターンを形成し、これにより、上記絶縁誘電層を通って
種々の高さにある導電性領域まで伸びる複数の接触開口
を定義する工程と、上記パターニングされた絶縁誘電層
の中で上記複数の接触開口を下方へエッチングし、電気
的な接触が行われることになる上記高位置の導電性領域
の外側面で該エッチングを止めるようにする第１のエッ
チング工程と、上記第１のエッチング工程の後に、且つ
上記ホトレジスト層がまだ存在する状態において、上記
高位置の導電性領域の上記外側面の上にエッチストップ
材料の層を選択された厚みまで選択的に堆積させる工程
と、上記ホトレジスト層が未だ存在する状態において、
上記高位置の導電性領域の上に選択的に堆積された上記
エッチストップ材料の層をエッチストップ保護層として
用いることにより、電気的な接触が行われることになる
上記低位置の導電性領域の外側面まで、上記複数の接触
開口を上記パターニングされた絶縁誘電層にエッチング
する第２のエッチング工程と、上記ウエーハからホトレ
ジストを取り除く工程とを備える。
【００１０】本発明の更に別の特徴によれば、半導体ウ
エーハを処理する方法は、ウエーハの種々の高さに位置
する外側面を有する複数の導電性領域を形成し、これに
より、（ａ）高位置の導電性領域、（ｂ）上記高位置の
導電性領域よりも低い位置にある二番目に高い導電性領
域、及び（ｃ）低位置の導電性領域が形成されるように
ウエーハを製造する工程と、上記二番目に高い導電性領
域の外側面から第１の距離だけ高さ方向に離れた上面を
有する平坦化された絶縁誘電層を上記ウエーハの上に設
ける工程と、上記平坦化された絶縁誘電層の上にホトレ
ジスト層を設ける工程と、上記ホトレジストを写真露光
し且つ現像し、上記ホトレジストを通って上記絶縁誘電
層の上面まで伸びる複数の選択された開口のパターンを
形成し、これにより、上記絶縁誘電層を通って種々の高
さにある導電性領域まで伸びる複数の接触開口を定義す
る工程と、上記パターニングされた絶縁誘電層の中で上
記複数の接触開口を下方へエッチングし、電気的な接触
が行われることになる上記高位置の導電性領域の外側面
で該エッチングを止めることにより接触開口の第１の基
部を形成し、これにより、上記第１の基部と上記低位置
の導電性領域の外側面との間に上記第１の距離よりも小
さな第２の距離を残すようにする第１のエッチング工程
と、上記第１のエッチング工程の後に、上記高位置の導
電性領域の上記外側面の上にエッチストップ材料の層を
選択された厚みまで選択的に堆積させる工程と、上記第
１のエッチング工程の後に、上記ウエーハから総てのホ
トレジストを取り除く工程と、上記ホトレジスト層がウ
エーハから取り除かれた状態で、上記高位置の導電性領
域の上に選択的に堆積された上記エッチストップ材料の
層をエッチストップ保護層として用いることにより、電
気的な接触が行われることになる上記低位置の導電性領
域の外側面まで、上記複数の接触開口を上記パターニン
グされた絶縁誘電層にエッチングする第２のエッチング
工程とを備える。
エーハを処理する方法は、ウエーハの種々の高さに位置
する外側面を有する複数の導電性領域を形成し、これに
より、（ａ）高位置の導電性領域、（ｂ）上記高位置の
導電性領域よりも低い位置にある二番目に高い導電性領
域、及び（ｃ）低位置の導電性領域が形成されるように
ウエーハを製造する工程と、上記二番目に高い導電性領
域の外側面から第１の距離だけ高さ方向に離れた上面を
有する平坦化された絶縁誘電層を上記ウエーハの上に設
ける工程と、上記平坦化された絶縁誘電層の上にホトレ
ジスト層を設ける工程と、上記ホトレジストを写真露光
し且つ現像し、上記ホトレジストを通って上記絶縁誘電
層の上面まで伸びる複数の選択された開口のパターンを
形成し、これにより、上記絶縁誘電層を通って種々の高
さにある導電性領域まで伸びる複数の接触開口を定義す
る工程と、上記パターニングされた絶縁誘電層の中で上
記複数の接触開口を下方へエッチングし、電気的な接触
が行われることになる上記高位置の導電性領域の外側面
で該エッチングを止めることにより接触開口の第１の基
部を形成し、これにより、上記第１の基部と上記低位置
の導電性領域の外側面との間に上記第１の距離よりも小
さな第２の距離を残すようにする第１のエッチング工程
と、上記第１のエッチング工程の後に、上記高位置の導
電性領域の上記外側面の上にエッチストップ材料の層を
選択された厚みまで選択的に堆積させる工程と、上記第
１のエッチング工程の後に、上記ウエーハから総てのホ
トレジストを取り除く工程と、上記ホトレジスト層がウ
エーハから取り除かれた状態で、上記高位置の導電性領
域の上に選択的に堆積された上記エッチストップ材料の
層をエッチストップ保護層として用いることにより、電
気的な接触が行われることになる上記低位置の導電性領
域の外側面まで、上記複数の接触開口を上記パターニン
グされた絶縁誘電層にエッチングする第２のエッチング
工程とを備える。
【００１１】
【実施例】同一の符号により同一の要素を示す図面を参
照しながら以下の説明を読むことにより、１又はそれ以
上の好ましい実施例の構造並びにその処理方法が理解さ
れよう。
照しながら以下の説明を読むことにより、１又はそれ以
上の好ましい実施例の構造並びにその処理方法が理解さ
れよう。
【００１２】最初に図３乃至図５を参照して好ましい一
実施例を説明する。図３は、図１と同様のウエーハ１０
ａを示しており、このウエーハには、酸化物のフィール
ド領域１４と、アクティブ領域１６ａ、１６ｂ、１６ｃ
と、ランナ１８ａ、１８ｂ、１８ｃと、絶縁性のスペー
サ酸化物２０とが形成されている。以下の記載において
は、領域１６ａ、１６ｂ、１６ｃ並びにランナ１８ｃ
が、外側面３０、３２、３４、３６をそれぞれ有する複
数の導電性領域を形成しているものとして説明を続け
る。表面３６は、実質的に同一の高さにある表面３０、
３２、３４の高さとは異なるすなわち違う高さの領域に
ある。ランナ１８ａ、１８ｂもそれぞれ導電性の外側面
３８、４０を有しており、これら外側面は概ね同一の高
さにある。外側面３６は高い位置にある導電性領域すな
わち高位置の導電性領域を形成し、外側面３８、４０は
上記高い位置にある導電性領域よりも低い位置にある二
番目に高い位置にある導電性領域すなわち中位置の導電
性領域を形成し、領域３０、３２、３４は、低い位置に
ある導電性領域すなわち低位置の導電性領域を形成して
いる。高位置の導電性領域及び中位置の導電性領域は一
般に、ＷＳｉx又はＴｉＳｉx等のケイ化物から成る層か
ら構成される。低位置の導電性領域は一般に、導電性ド
ープ処理された活性化されたシリコン基板領域から構成
される。
実施例を説明する。図３は、図１と同様のウエーハ１０
ａを示しており、このウエーハには、酸化物のフィール
ド領域１４と、アクティブ領域１６ａ、１６ｂ、１６ｃ
と、ランナ１８ａ、１８ｂ、１８ｃと、絶縁性のスペー
サ酸化物２０とが形成されている。以下の記載において
は、領域１６ａ、１６ｂ、１６ｃ並びにランナ１８ｃ
が、外側面３０、３２、３４、３６をそれぞれ有する複
数の導電性領域を形成しているものとして説明を続け
る。表面３６は、実質的に同一の高さにある表面３０、
３２、３４の高さとは異なるすなわち違う高さの領域に
ある。ランナ１８ａ、１８ｂもそれぞれ導電性の外側面
３８、４０を有しており、これら外側面は概ね同一の高
さにある。外側面３６は高い位置にある導電性領域すな
わち高位置の導電性領域を形成し、外側面３８、４０は
上記高い位置にある導電性領域よりも低い位置にある二
番目に高い位置にある導電性領域すなわち中位置の導電
性領域を形成し、領域３０、３２、３４は、低い位置に
ある導電性領域すなわち低位置の導電性領域を形成して
いる。高位置の導電性領域及び中位置の導電性領域は一
般に、ＷＳｉx又はＴｉＳｉx等のケイ化物から成る層か
ら構成される。低位置の導電性領域は一般に、導電性ド
ープ処理された活性化されたシリコン基板領域から構成
される。
【００１３】上面４４を有する平坦化された絶縁誘電層
４２が、図示のようにウエーハの上に設けられている。
この層の材料の一例としては、ホウ素及び／又はリンで
ドープ処理されたＳｉＯ2がある。ホトレジストから成
る層４６が平坦化された絶縁誘電層４２の上に設けられ
ている。ホトレジスト層４６は、写真露光されかつ現像
されて複数の選択された開口２４ａ、２４ｂ、２４ｃか
ら成るパターンを形成し、これら開口は、ホトレジスト
層を貫通して絶縁誘電層の上面４４に達し、異なった高
さにある導電性領域に対する複数の接触開口を絶縁誘電
層４２を貫通して形成する。これにより、絶縁誘電領域
４２は、上述の接触開口を形成するようにパターニング
される。
４２が、図示のようにウエーハの上に設けられている。
この層の材料の一例としては、ホウ素及び／又はリンで
ドープ処理されたＳｉＯ2がある。ホトレジストから成
る層４６が平坦化された絶縁誘電層４２の上に設けられ
ている。ホトレジスト層４６は、写真露光されかつ現像
されて複数の選択された開口２４ａ、２４ｂ、２４ｃか
ら成るパターンを形成し、これら開口は、ホトレジスト
層を貫通して絶縁誘電層の上面４４に達し、異なった高
さにある導電性領域に対する複数の接触開口を絶縁誘電
層４２を貫通して形成する。これにより、絶縁誘電領域
４２は、上述の接触開口を形成するようにパターニング
される。
【００１４】図４を参照すると、ホトレジスト層４６が
未だ存在している状態で、最初に接触開口２４ａ、２４
ｂ、２４ｃが、絶縁層４２の中へ下方にエッチングさ
れ、電気的な接触を行うべき高位置の導電性領域の外側
面３６でエッチングが停止する。ポリシリコン、ＷＳｉ
x及びＴｉＳｉxに対して高い選択性を有するエッチング
の化学組成の一例においては、７００ワットの電力で、
ＣＨＦ3、Ａｒ及びＣＦ4をそれぞれ３５ｓｃｃｍ、６０
ｓｃｃｍ、２５ｓｃｃｍの割合で流す。これにより、接
触開口２４ａ、２４ｂの最初の基部４８が形成される。
最初のすなわち第１のエッチングの後に、高位置の導電
性領域の外側面３６の上にエッチストップ材料から成る
層５０が選択された厚みまで選択的に堆積される。層５
０の好ましい材料はタングステンであり、当業者には周
知のように、タングステンは、露呈されたシリコン表面
にだけ付着するように選択的に堆積させることができ
る。一例として、ウルフ外（Ｗｏｌｆ ｅｔ ａｌ．）
は、そのような技術を開示している（”Ｓｉｌｉｃｏｎ
Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩＥ
ｒａ， Ｖｏｌ．１−Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌ
ｏｇｙ”の４０２−４０３頁：１９８６年にカリフォル
ニア州サンセットビーチのＬａｔｔｉｃｅ Ｐｒｅｓｓ
が発行）。他の動作可能なエッチストップ材料の例とし
ては、ＴｉＳｉx及びＡｌがある。そのような選択的な
堆積の他の例はまた、１９９１年のＶＬＳＩ Ｃｏｎｆ
ｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓで発表されたツ
ネナリ外（Ｔｓｕｎｅｎａｒｉ ｅｔ ａｌ．）の論文
（”Ｅｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ Ｏｆ Ｓｅｌｅｃｔｉｖｅ Ｔｕｎｇｓｔｅｎ
Ｐｌｕｇｇｅｄ Ｃｏｎｔａｃｔｓ Ｕｎｄｅｒ Ｔｈ
ｅ ＯｐｔｉｍｉｚｅｄＣｏｎｄｉｔｉｏｎ”）に開示
されている。
未だ存在している状態で、最初に接触開口２４ａ、２４
ｂ、２４ｃが、絶縁層４２の中へ下方にエッチングさ
れ、電気的な接触を行うべき高位置の導電性領域の外側
面３６でエッチングが停止する。ポリシリコン、ＷＳｉ
x及びＴｉＳｉxに対して高い選択性を有するエッチング
の化学組成の一例においては、７００ワットの電力で、
ＣＨＦ3、Ａｒ及びＣＦ4をそれぞれ３５ｓｃｃｍ、６０
ｓｃｃｍ、２５ｓｃｃｍの割合で流す。これにより、接
触開口２４ａ、２４ｂの最初の基部４８が形成される。
最初のすなわち第１のエッチングの後に、高位置の導電
性領域の外側面３６の上にエッチストップ材料から成る
層５０が選択された厚みまで選択的に堆積される。層５
０の好ましい材料はタングステンであり、当業者には周
知のように、タングステンは、露呈されたシリコン表面
にだけ付着するように選択的に堆積させることができ
る。一例として、ウルフ外（Ｗｏｌｆ ｅｔ ａｌ．）
は、そのような技術を開示している（”Ｓｉｌｉｃｏｎ
Ｐｒｏｃｅｓｓｉｎｇ ｆｏｒ ｔｈｅ ＶＬＳＩＥ
ｒａ， Ｖｏｌ．１−Ｐｒｏｃｅｓｓ Ｔｅｃｈｎｏｌ
ｏｇｙ”の４０２−４０３頁：１９８６年にカリフォル
ニア州サンセットビーチのＬａｔｔｉｃｅ Ｐｒｅｓｓ
が発行）。他の動作可能なエッチストップ材料の例とし
ては、ＴｉＳｉx及びＡｌがある。そのような選択的な
堆積の他の例はまた、１９９１年のＶＬＳＩ Ｃｏｎｆ
ｅｒｅｎｃｅ Ｐｒｏｃｅｅｄｉｎｇｓで発表されたツ
ネナリ外（Ｔｓｕｎｅｎａｒｉ ｅｔ ａｌ．）の論文
（”Ｅｌｅｃｔｒｉｃａｌ Ｃｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ Ｏｆ Ｓｅｌｅｃｔｉｖｅ Ｔｕｎｇｓｔｅｎ
Ｐｌｕｇｇｅｄ Ｃｏｎｔａｃｔｓ Ｕｎｄｅｒ Ｔｈ
ｅ ＯｐｔｉｍｉｚｅｄＣｏｎｄｉｔｉｏｎ”）に開示
されている。
【００１５】図５を参照すると、ホトレジスト層４６が
まだ存在する状態で、接触開口２４ａ、２４ｂが、パタ
ーニングされた絶縁材料４２の中へエッチングされ、電
気的な接触を行うべき低位置の導電性領域の外側面３
０、３２に達しており、その際には、この第２のエッチ
ングを行う間のエッチストップ保護層として、エッチス
トップ層５０が高位置の導電性領域の外側面３６の上に
設けられる。層４２がＳｉＯ2から成り、層５０の材料
がＷから成る場合のエッチングの化学組成の一例とし
て、上述のように、７００ワットの電力で、ＣＨＦ3、
Ａｒ及びＣＦ4をそれぞれ３５ｓｃｃｍ、６０ｓｃｃｍ
及び２５ｓｃｃｍの割合で流す方法がある。この場合に
は、タングステンに対するＳｉＯ2の選択的なエッチン
グの割合が１０：１となる。層５０の選択された厚み
は、外側面３０、３２に対するエッチストップが生ずる
前に層５０の総ての材料が除去されないように、実行さ
れている選択的なエッチングと相対的に選択される。層
５０の好ましい厚みの例は約２０００オングストローム
である。その後、ウエーハからホトレジスト層４６が取
り除かれる（図示せず）。
まだ存在する状態で、接触開口２４ａ、２４ｂが、パタ
ーニングされた絶縁材料４２の中へエッチングされ、電
気的な接触を行うべき低位置の導電性領域の外側面３
０、３２に達しており、その際には、この第２のエッチ
ングを行う間のエッチストップ保護層として、エッチス
トップ層５０が高位置の導電性領域の外側面３６の上に
設けられる。層４２がＳｉＯ2から成り、層５０の材料
がＷから成る場合のエッチングの化学組成の一例とし
て、上述のように、７００ワットの電力で、ＣＨＦ3、
Ａｒ及びＣＦ4をそれぞれ３５ｓｃｃｍ、６０ｓｃｃｍ
及び２５ｓｃｃｍの割合で流す方法がある。この場合に
は、タングステンに対するＳｉＯ2の選択的なエッチン
グの割合が１０：１となる。層５０の選択された厚み
は、外側面３０、３２に対するエッチストップが生ずる
前に層５０の総ての材料が除去されないように、実行さ
れている選択的なエッチングと相対的に選択される。層
５０の好ましい厚みの例は約２０００オングストローム
である。その後、ウエーハからホトレジスト層４６が取
り除かれる（図示せず）。
【００１６】エッチストップ層５０は、導電性又は非導
電性の材料から構成することができる。非導電性材料の
例としては、Ｓｉ3Ｎ4等の窒化物がある。エッチストッ
プ材料が非導電性の場合には、その後導電性の材料を設
けて接触開口２４ｃを充填し、これにより要素１８ｃと
電気的に接続する前に、エッチストップ材料をウエーハ
からエッチングする別の工程を第２のエッチングの後に
実行する。
電性の材料から構成することができる。非導電性材料の
例としては、Ｓｉ3Ｎ4等の窒化物がある。エッチストッ
プ材料が非導電性の場合には、その後導電性の材料を設
けて接触開口２４ｃを充填し、これにより要素１８ｃと
電気的に接続する前に、エッチストップ材料をウエーハ
からエッチングする別の工程を第２のエッチングの後に
実行する。
【００１７】本発明の代替的な方法を図６乃至図８を参
照して説明する。図６乃至図８においては、適正な範囲
で図３乃至図５の実施例の符号と同一の符号を用いてお
り、若干異なる構造に対しては、図３乃至図５の実施例
の符号に添字「ｘ」を付してある。図６は、変更された
ウエーハ構造１０ｘを示している。ウエーハの断片１０
ｘは誘電層４２ｘを備えており、この誘電層は符号１０
ａで示す実施例の誘電層４２よりも大きな厚みを有して
いる。以下においては、層４２ｘが、図示のように第１
の距離「Ａ」だけ外側面３８、４０（中位置の導電性領
域）から上方へ離れた上面４４ｘを有するものとして説
明を続ける。
照して説明する。図６乃至図８においては、適正な範囲
で図３乃至図５の実施例の符号と同一の符号を用いてお
り、若干異なる構造に対しては、図３乃至図５の実施例
の符号に添字「ｘ」を付してある。図６は、変更された
ウエーハ構造１０ｘを示している。ウエーハの断片１０
ｘは誘電層４２ｘを備えており、この誘電層は符号１０
ａで示す実施例の誘電層４２よりも大きな厚みを有して
いる。以下においては、層４２ｘが、図示のように第１
の距離「Ａ」だけ外側面３８、４０（中位置の導電性領
域）から上方へ離れた上面４４ｘを有するものとして説
明を続ける。
【００１８】図７を参照すると、ホトレジストが施され
且つパターニングされており、接触開口２４ａ、２４
ｂ、２４ｃが第１のエッチングを受け、高位置の導電性
領域の外側面３６で停まっている。エッチストップ層５
０が設けられている。上述の第１のエッチングは、接触
開口２４ａ、２４ｂの第１の基部４８と低位置の導電性
領域の外側面３０、３２との間に第２のエッチング距離
「Ｂ」を残している。第１の距離「Ａ」は第１の距離
「Ｂ」よりも大きい。この関係は、図３乃至図５の実施
例においては反対である。
且つパターニングされており、接触開口２４ａ、２４
ｂ、２４ｃが第１のエッチングを受け、高位置の導電性
領域の外側面３６で停まっている。エッチストップ層５
０が設けられている。上述の第１のエッチングは、接触
開口２４ａ、２４ｂの第１の基部４８と低位置の導電性
領域の外側面３０、３２との間に第２のエッチング距離
「Ｂ」を残している。第１の距離「Ａ」は第１の距離
「Ｂ」よりも大きい。この関係は、図３乃至図５の実施
例においては反対である。
【００１９】上述のように「Ａ」が「Ｂ」よりも大きい
関係は、ホトレジストを用いることなくその後層４２を
エッチングし、接触開口２４ａ、２４ｂを外側面３０、
３２に向けて下方へ延ばすことを可能にする。エッチン
グ寸法「Ｂ」がエッチング寸法「Ａ」よりも小さいの
で、層４２の材料が大量に除去されて上面３８、４０が
上方に露出されるという望ましくない状態が生ずる前
に、層３０、３２でエッチストップが生ずるようにタイ
ミングを調節することができる。ホトレジストは、層５
０が選択的に堆積される前に取り除かれる。
関係は、ホトレジストを用いることなくその後層４２を
エッチングし、接触開口２４ａ、２４ｂを外側面３０、
３２に向けて下方へ延ばすことを可能にする。エッチン
グ寸法「Ｂ」がエッチング寸法「Ａ」よりも小さいの
で、層４２の材料が大量に除去されて上面３８、４０が
上方に露出されるという望ましくない状態が生ずる前
に、層３０、３２でエッチストップが生ずるようにタイ
ミングを調節することができる。ホトレジストは、層５
０が選択的に堆積される前に取り除かれる。
【００２０】上述の技術は、種々の深さを有する接点通
路をエッチングし、接点のより高い位置にある基部の材
料がそれ以上エッチングされるのを防止する効果的な方
法を提供する。この方法は、基板の中の種々の深さすな
わち高さにある接点を効果的にエッチングするために必
要とされるマスキング工程を省く。
路をエッチングし、接点のより高い位置にある基部の材
料がそれ以上エッチングされるのを防止する効果的な方
法を提供する。この方法は、基板の中の種々の深さすな
わち高さにある接点を効果的にエッチングするために必
要とされるマスキング工程を省く。
【００２１】上述の各工程は、基本的には同一の装置の
中の元の位置で実行することができる。ＡＭＥ５０００
のようなマルチチャンバ装置においては、エッチング及
び選択的な堆積の工程は、ウエーハを真空雰囲気におい
た状態で、同一のチャンバ又は異なった２つのチャンバ
で実行することができる。
中の元の位置で実行することができる。ＡＭＥ５０００
のようなマルチチャンバ装置においては、エッチング及
び選択的な堆積の工程は、ウエーハを真空雰囲気におい
た状態で、同一のチャンバ又は異なった２つのチャンバ
で実行することができる。
【００２２】
【発明の効果】本発明によれば、基板の中の種々の深さ
すなわち高さにある接点を効果的にエッチングするため
に必要とされるマスキング工程を省くことができる。
すなわち高さにある接点を効果的にエッチングするため
に必要とされるマスキング工程を省くことができる。
【図１】従来の技術の項で説明した従来技術のウエーハ
の概略的な断面図である。
の概略的な断面図である。
【図２】図１に示す処理工程の次の処理工程にある図１
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
【図３】本発明に従って処理される半導体ウエーハの概
略的な断面図である。
略的な断面図である。
【図４】図３に示す処理工程の次の処理工程にある図３
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
【図５】図４に示す処理工程の次の処理工程にある図３
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
【図６】本発明に従って処理される代替的な半導体ウエ
ーハの概略的な断面図である。
ーハの概略的な断面図である。
【図７】図６に示す処理工程の次の処理工程にある図６
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
【図８】図７に示す処理工程の次の処理工程にある図６
のウエーハの概略的な断面図である。
のウエーハの概略的な断面図である。
１０ａ、１０ｘ 半導体ウエーハ ２４ａ、２４ｂ、
２４ｃ 接触開口 ３０、３２、３４、３６ 外側面 ４２、４２ｘ 誘
電層 ５０ エッチストップ層
２４ｃ 接触開口 ３０、３２、３４、３６ 外側面 ４２、４２ｘ 誘
電層 ５０ エッチストップ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デヴィッド・エイ・キャセイ アメリカ合衆国アイダホ州83706，ボイ ス，ホイスラー・レーン 3374，アパー トメント 304 審査官 今井 淳一 (56)参考文献 特開 平３−138934（ＪＰ，Ａ) 特開 平１−274452（ＪＰ，Ａ) 特開 平４−102331（ＪＰ，Ａ) 特開 平３−270225（ＪＰ，Ａ) 米国特許4933297（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/28
Claims (6)
- 【請求項１】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する複数の
導電性領域を形成し、これにより、少なくとも１つの高
位置の導電性領域及び少なくとも１つの低位置の導電性
領域が形成されるようにウエーハを製造する工程と、 前記ウエーハの上に平坦化された絶縁誘電層を設ける工
程と、 前記絶縁誘電層を通って種々の高さにある選択された導
電性領域まで伸びる複数の接触開口を形成するように前
記絶縁誘電層をパターニングする工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めるようにする第１のエッチング工程と、 前記第１のエッチング工程の後に、前記高位置の導電性
領域の前記外側面の上に絶縁性エッチストップ材料の層
を選択された厚みまで選択的に堆積させる工程と、 前記高位置の導電性領域の上に選択的に堆積された前記
絶縁性エッチストップ材料の層をエッチストップ保護層
として用いることにより、電気的な接触が行われること
になる前記低位置の導電性領域の外側面まで、前記複数
の接触開口を前記パターニングされた絶縁誘電層にエッ
チングする第２のエッチング工程と、 前記第２のエッチング工程の後に、前記ウエーハから前
記絶縁性エッチストップ材料をエッチングする工程と、 を備える半導体ウエーハを処理する方法。 - 【請求項２】 請求項１の半導体ウエーハを処理する方
法において、前記高位置の導電性領域が、導電性ドープ
処理されたシリコン、ＷＳｉx及びＴｉＳｉxから成る群
から選択される材料を含むことを特徴とする半導体ウエ
ーハを処理する方法。 - 【請求項３】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する複数の
導電性領域を形成し、これにより、少なくとも１つの高
位置の導電性領域及び少なくとも１つの低位置の導電性
領域が形成されるようにウエーハを製造する工程と、 前記ウエーハの上に平坦化された絶縁誘電層を設ける工
程と、 前記平坦化された絶縁誘電層の上にホトレジスト層を設
ける工程と、 前記ホトレジストを写真露光し且つ現像し、前記ホトレ
ジストを通って前記絶縁誘電層まで伸びる複数の選択さ
れた開口のパターンを形成し、これにより、前記絶縁誘
電層を通って種々の高さにある導電性領域まで伸びる複
数の接触開口を画定する工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めるようにする第１のエッチング工程と、 前記第１のエッチング工程の後に、且つ前記ホトレジス
ト層がまだ存在する状態において、前記高位置の導電性
領域の前記外側面の上に絶縁性エッチストップ材料の層
を選択された厚みまで選択的に堆積させる工程と、 前記ホトレジスト層が未だ存在する状態において、前記
高位置の導電性領域の上に選択的に堆積された前記絶縁
性エッチストップ材料の層をエッチストップ保護層とし
て用いることにより、電気的な接触が行われることにな
る前記低位置の導電性領域の外側面まで、前記複数の接
触開口を前記パターニングされた絶縁誘電層にエッチン
グする第２のエッチング工程と、 前記ウエーハからホトレジストを取り除く工程と、 前記第２のエッチング工程の後に、前記ウエーハから前
記絶縁性エッチストップ材料をエッチングする工程と、 を備える半導体ウエーハを処理する方法。 - 【請求項４】 半導体ウエーハを処理する方法におい
て、 ウエーハの種々の高さに位置する外側面を有する複数の
導電性領域を形成し、これにより、（ａ）高位置の導電
性領域、（ｂ）前記高位置の導電性領域よりも低い位置
にある二番目に高い導電性領域、及び（ｃ）低位置の導
電性領域が形成されるようにウエーハを製造する工程
と、 前記二番目に高い導電性領域の外側面から第１の距離だ
け高さ方向に離れた上面を有する平坦化された絶縁誘電
層を前記ウエーハの上に設ける工程と、 前記平坦化された絶縁誘電層の上にホトレジスト層を設
ける工程と、 前記ホトレジストを写真露光し且つ現像し、前記ホトレ
ジストを通って前記絶縁誘電層の上面まで伸びる複数の
選択された開口のパターンを形成し、これにより、前記
絶縁誘電層を通って種々の高さにある導電性領域まで伸
びる複数の接触開口を画定する工程と、 前記パターニングされた絶縁誘電層の中で前記複数の接
触開口を下方へエッチングし、電気的な接触が行われる
ことになる前記高位置の導電性領域の外側面で該エッチ
ングを止めることにより接触開口の第１の基部を形成
し、これにより、前記第１の基部と前記低位置の導電性
領域の外側面との間に前記第１の距離よりも小さな第２
の距離を残すようにする第１のエッチング工程と、 前記第１のエッチング工程の後に、前記高位置の導電性
領域の前記外側面の上に絶縁性エッチストップ材料の層
を選択された厚みまで選択的に堆積させる工程と、 前記第１のエッチング工程の後に、前記ウエーハから総
てのホトレジストを取り除く工程と、 前記ホトレジスト層がウエーハから取り除かれた状態
で、前記高位置の導電性領域の上に選択的に堆積された
前記絶縁性エッチストップ材料の層をエッチストップ保
護層として用いることにより、電気的な接触が行われる
ことになる前記低位置の導電性領域の外側面まで、前記
複数の接触開口を前記パターニングされた絶縁誘電層に
エッチングする第２のエッチング工程と、 前記第２のエッチング工程の後に、前記ウエーハから前
記絶縁性エッチストップ材料をエッチングする工程と、 を備える半導体ウエーハを処理する方法。 - 【請求項５】 請求項４の半導体ウエーハを処理する方
法において、前記ホトレジストを総て取り除く工程が、
前記第１のエッチング工程の後で且つ前記絶縁性エッチ
ストップ材料を選択的に堆積させる工程の前に実行され
ることを特徴とする半導体ウエーハを処理する方法。 - 【請求項６】 請求項１、３及び４のいずれかの半導体
ウエーハを処理する方法において、前記絶縁性エッチス
トップ層の選択された厚みが、第１のエッチング工程に
よって露出された高位置の導電性領域の外側面全体の上
に実質的に均 一であることを特徴とする半導体ウエーハ
を処理する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/870,603 US5298463A (en) | 1991-08-30 | 1992-04-16 | Method of processing a semiconductor wafer using a contact etch stop |
| US870603 | 1997-06-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0661193A JPH0661193A (ja) | 1994-03-04 |
| JP3331001B2 true JP3331001B2 (ja) | 2002-10-07 |
Family
ID=25355749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09010493A Expired - Fee Related JP3331001B2 (ja) | 1992-04-16 | 1993-04-16 | 半導体ウエーハを処理する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5298463A (ja) |
| JP (1) | JP3331001B2 (ja) |
| DE (1) | DE4310955C2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5880036A (en) * | 1992-06-15 | 1999-03-09 | Micron Technology, Inc. | Method for enhancing oxide to nitride selectivity through the use of independent heat control |
| JPH06140396A (ja) * | 1992-10-23 | 1994-05-20 | Yamaha Corp | 半導体装置とその製法 |
| US5420056A (en) * | 1994-01-14 | 1995-05-30 | Texas Instruments Incorporated | Junction contact process and structure for semiconductor technologies |
| US5633196A (en) * | 1994-05-31 | 1997-05-27 | Sgs-Thomson Microelectronics, Inc. | Method of forming a barrier and landing pad structure in an integrated circuit |
| US5956615A (en) * | 1994-05-31 | 1999-09-21 | Stmicroelectronics, Inc. | Method of forming a metal contact to landing pad structure in an integrated circuit |
| US5702979A (en) * | 1994-05-31 | 1997-12-30 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5945738A (en) * | 1994-05-31 | 1999-08-31 | Stmicroelectronics, Inc. | Dual landing pad structure in an integrated circuit |
| US5910021A (en) * | 1994-07-04 | 1999-06-08 | Yamaha Corporation | Manufacture of semiconductor device with fine pattens |
| US5589423A (en) * | 1994-10-03 | 1996-12-31 | Motorola Inc. | Process for fabricating a non-silicided region in an integrated circuit |
| US5773363A (en) | 1994-11-08 | 1998-06-30 | Micron Technology, Inc. | Semiconductor processing method of making electrical contact to a node |
| JP4156044B2 (ja) * | 1994-12-22 | 2008-09-24 | エスティーマイクロエレクトロニクス，インコーポレイテッド | 集積回路におけるランディングパッド構成体の製造方法 |
| US5705427A (en) * | 1994-12-22 | 1998-01-06 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad structure in an integrated circuit |
| US5719071A (en) * | 1995-12-22 | 1998-02-17 | Sgs-Thomson Microelectronics, Inc. | Method of forming a landing pad sturcture in an integrated circuit |
| JPH09205185A (ja) | 1996-01-26 | 1997-08-05 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| DE19655075C2 (de) * | 1996-01-26 | 2003-04-03 | Mitsubishi Electric Corp | Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung |
| DE19629736C2 (de) * | 1996-01-26 | 2000-12-14 | Mitsubishi Electric Corp | Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür |
| US5940713A (en) * | 1996-03-01 | 1999-08-17 | Micron Technology, Inc. | Method for constructing multiple container capacitor |
| US5849637A (en) * | 1996-06-10 | 1998-12-15 | Wang; Chin-Kun | Integration of spin-on gap filling dielectric with W-plug without outgassing |
| US5916453A (en) * | 1996-09-20 | 1999-06-29 | Fujitsu Limited | Methods of planarizing structures on wafers and substrates by polishing |
| US6060385A (en) * | 1997-02-14 | 2000-05-09 | Micro Technology, Inc. | Method of making an interconnect structure |
| WO1998042474A1 (fr) | 1997-03-21 | 1998-10-01 | Kabushiki Kaisha Yaskawa Denki | Procede et materiel de marquage |
| US6048763A (en) | 1997-08-21 | 2000-04-11 | Micron Technology, Inc. | Integrated capacitor bottom electrode with etch stop layer |
| US6010935A (en) * | 1997-08-21 | 2000-01-04 | Micron Technology, Inc. | Self aligned contacts |
| JP3102405B2 (ja) * | 1998-02-13 | 2000-10-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6392271B1 (en) * | 1999-06-28 | 2002-05-21 | Intel Corporation | Structure and process flow for fabrication of dual gate floating body integrated MOS transistors |
| DE10127888A1 (de) * | 2001-06-08 | 2002-12-19 | Infineon Technologies Ag | Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen |
| TWI262561B (en) * | 2001-06-12 | 2006-09-21 | Promos Technologies Inc | Method of forming ultra-shallow junction devices and its application in a memory device |
| KR100474579B1 (ko) * | 2002-08-09 | 2005-03-10 | 삼성전자주식회사 | 표면 분석 장치에 사용되는 표준 기판 제작 방법 |
| US11158577B2 (en) | 2020-01-31 | 2021-10-26 | Micron Technology, Inc. | Methods for fabricating microelectronic devices with contacts to conductive staircase steps, and related devices and systems |
| US11532517B2 (en) | 2020-02-04 | 2022-12-20 | Tokyo Electron Limited | Localized etch stop layer |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376453A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
| JPS6420741A (en) * | 1987-07-15 | 1989-01-24 | Nec Corp | Radio selective call receiver |
| JPS6444264A (en) * | 1987-08-10 | 1989-02-16 | Nec Corp | Soldering device |
| FR2624304B1 (fr) * | 1987-12-04 | 1990-05-04 | Philips Nv | Procede pour etablir une structure d'interconnexion electrique sur un dispositif semiconducteur au silicium |
| JP2666339B2 (ja) * | 1988-03-31 | 1997-10-22 | 株式会社 村田製作所 | 非可逆回路素子 |
| JPH01274909A (ja) * | 1988-04-25 | 1989-11-02 | Matsushita Electric Works Ltd | ハンマードリル |
| JPH01274452A (ja) * | 1988-04-26 | 1989-11-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2578193B2 (ja) * | 1989-02-01 | 1997-02-05 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| US4933297A (en) * | 1989-10-12 | 1990-06-12 | At&T Bell Laboratories | Method for etching windows having different depths |
| JP2968005B2 (ja) * | 1989-10-24 | 1999-10-25 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| KR920010129B1 (ko) * | 1989-11-30 | 1992-11-16 | 현대전자산업 주식회사 | 콘택홀의 패턴형성방법 |
| US4987099A (en) * | 1989-12-29 | 1991-01-22 | North American Philips Corp. | Method for selectively filling contacts or vias or various depths with CVD tungsten |
| JPH03270225A (ja) * | 1990-03-20 | 1991-12-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5118382A (en) * | 1990-08-10 | 1992-06-02 | Ibm Corporation | Elimination of etch stop undercut |
| JPH04102331A (ja) * | 1990-08-22 | 1992-04-03 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH04109654A (ja) * | 1990-08-29 | 1992-04-10 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US5219793A (en) * | 1991-06-03 | 1993-06-15 | Motorola Inc. | Method for forming pitch independent contacts and a semiconductor device having the same |
| US5206187A (en) * | 1991-08-30 | 1993-04-27 | Micron Technology, Inc. | Method of processing semiconductor wafers using a contact etch stop |
| US5223084A (en) * | 1991-11-25 | 1993-06-29 | Hewlett-Packard Company | Simultaneous dielectric planarization and contact hole etching |
-
1992
- 1992-04-16 US US07/870,603 patent/US5298463A/en not_active Expired - Lifetime
-
1993
- 1993-04-02 DE DE4310955A patent/DE4310955C2/de not_active Expired - Fee Related
- 1993-04-16 JP JP09010493A patent/JP3331001B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE4310955C2 (de) | 2002-10-17 |
| US5298463A (en) | 1994-03-29 |
| DE4310955A1 (de) | 1993-10-21 |
| JPH0661193A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3331001B2 (ja) | 半導体ウエーハを処理する方法 | |
| US5981380A (en) | Method of forming a local interconnect including selectively etched conductive layers and recess formation | |
| US6084287A (en) | Crack stops | |
| JP3582841B2 (ja) | 半導体ダイの保護壁を形成する方法及び半導体ダイ | |
| JP2000077625A5 (ja) | ||
| US4933297A (en) | Method for etching windows having different depths | |
| KR100277377B1 (ko) | 콘택트홀/스루홀의형성방법 | |
| US5932491A (en) | Reduction of contact size utilizing formation of spacer material over resist pattern | |
| US6080661A (en) | Methods for fabricating gate and diffusion contacts in self-aligned contact processes | |
| US5439847A (en) | Integrated circuit fabrication with a raised feature as mask | |
| US6159844A (en) | Fabrication of gate and diffusion contacts in self-aligned contact process | |
| JP2001284451A (ja) | 二次元波形構造の製造方法 | |
| KR100275739B1 (ko) | 역방향 자기정합 구조의 트랜지스터 및 그 제조방법 | |
| US6156636A (en) | Method of manufacturing a semiconductor device having self-aligned contact holes | |
| US6413846B1 (en) | Contact each methodology and integration scheme | |
| US6812142B1 (en) | Method and interlevel dielectric structure for improved metal step coverage | |
| US5946595A (en) | Method of forming a local interconnect between electronic devices on a semiconductor substrate | |
| JPH11121621A (ja) | 自己整列コンタクトホール形成方法 | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| KR0161878B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| JPH09260485A (ja) | 半導体装置の製造方法 | |
| US5703391A (en) | Semiconductor device having element isolating insulating film in contact hole |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020628 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070719 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |