KR920010129B1 - 콘택홀의 패턴형성방법 - Google Patents

콘택홀의 패턴형성방법 Download PDF

Info

Publication number
KR920010129B1
KR920010129B1 KR1019890017555A KR890017555A KR920010129B1 KR 920010129 B1 KR920010129 B1 KR 920010129B1 KR 1019890017555 A KR1019890017555 A KR 1019890017555A KR 890017555 A KR890017555 A KR 890017555A KR 920010129 B1 KR920010129 B1 KR 920010129B1
Authority
KR
South Korea
Prior art keywords
pattern
sog film
photoresist
contact hole
film
Prior art date
Application number
KR1019890017555A
Other languages
English (en)
Other versions
KR910010644A (ko
Inventor
문승찬
Original Assignee
현대전자산업 주식회사
정몽현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽현 filed Critical 현대전자산업 주식회사
Priority to KR1019890017555A priority Critical patent/KR920010129B1/ko
Priority to US07/619,033 priority patent/US5157002A/en
Priority to JP2341157A priority patent/JPH0722163B2/ja
Publication of KR910010644A publication Critical patent/KR910010644A/ko
Application granted granted Critical
Publication of KR920010129B1 publication Critical patent/KR920010129B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment

Abstract

내용 없음.

Description

콘택홀의 패턴형성방법
제1도 내지 제6도는 본 발명에 의한 공정방법으로 콘택홀의 패턴을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 제1패턴
3 : 절연층 4 : 질화막
5 : SOG막 5´ : SOG막 패턴
6 : 제1포토레지스트 7 : 제2포토레지스트
7´ : 제2포토레지스트 패턴
본 발명은 고집적 반도체 제조공정의 콘택홀의 패턴형성방법에 관한 것으로, 특히 단차(요철)가 심한 소정의 물질층에 미세한 콘택홀을 형성하기 위하여 평탄화용 SOG막을 사용하여 콘택홀용 마스크를 형성하는 콘택홀의 패턴형성방법에 관한 것이다.
광 리소그라피(Optical Lithography) 방식에 의하여 콘택홀 패턴을 형성시 노광빛이 투과되는 예정된 콘택홀의 면적이 감소함에 따라, 심한 빛의 산란 및 간섭현상에 의해서 마스크의 콘택홀 선폭보다도 포토레지스트 패턴의 콘택홀 선폭이 0.2㎛이상 감소하게 된다. 게다가 반도체 소자의 집적도가 증가함에 따라 패턴 사이즈가 점점 작아지게 되는데 예를들어 0.5㎛×0.5㎛ 이하의 면적을 갖는 콘택홀 패턴의 형성은 어렵게 되며, 하부패턴의 요철에 의한 하부패턴 상부에 형성되는 소정의 물질층에 심한 단차가 발생된다. 따라서, 상기 물질층 상부에 도포되는 레지스트는 위치에 따라 두께가 변화되어 예정된 콘택홀의 임계크기(Critical Dimension)가 달라진다.
특히, 차세대 리소그라피 장비인 디프 U.V(Deep U.V; =193nm 또는 248nm) 파장의 레이저 스테프(Laser Stepper)를 사용하여 콘택홀 패턴을 형성하고자 할때, 디프 U.V 소스의 낮은 세기(Low Intensity Power) 및 디프 U.V용 레지스트의 무감도(Insensitivity)로 인하여 많은 양의 노광에너지를 필요로 하게 되어, 결국 공정시간이 길어지게 된다. 그리고 다량의 에너지 소모로 인하여 소스의 수명단축 및 경비증가를 초래하게 되는 문제점이 있다.
따라서, 본 발명은 64MDRAM급 이상에서 사용될 수 있는 0.5㎛×0.5㎛급 이하의 콘택홀 패턴을 용이하게 형성하며, 하부패턴에 의해 심한 단차가 있는 소정의 물질층에 콘택홀 패턴을 용이하게 형성하기 위하여 평탄화용 SOG막(Silicon on Glass)막의 형성 및 제거공정을 이용하는 콘택홀의 패턴형성방법을 제공하는데 그 목적이 있다.
본 발명에 의한 콘택홀 패턴형성방법에 의하면, 실리콘기판(1) 상부에 제1패턴(3)을 형성하고, 노출된 전영역 상부에 단차를 갖는 절연층(3)을 형성하는 단계와, 상기 절연층(3) 상부에 질화막(4), 평탄화용 SOG막(5)를 소정두께로 적층하고, SOG막(5) 상부에 제1포토레지스트(6)를 소정두께 도포하는 단계와, 노광 및 현상공정으로 예정된 콘택홀 영역에만 제1포토레지스트(6)를 남긴 제1포토레지스트 패턴(6´)을 형성하고, 제1포토레지스트 패턴(6´)을 마스크로하여 노출된 SOG막(5)을 제거하여 SOG막 패턴(5´)형성하는 단계와, 상기 제1포토레지스트 패턴(6´)은 제거한 후, 전체영역 상부에 제2포토레지스터(7)를 상기 SOG막 패턴(5´)보다 높은 두께로 도포한 후, 제2포토레지스트(7)의 에치백 공정으로 상기 SOG막 패턴(5´)이 노출되기 까지 제2포토레지스트(7)를 제거하여 제2포토레지스트 패턴(7´)을 형성하는 단계와, 제2포토레지스트 패턴(7´)을 경화시킨 후, 노출되는 SOG막 패턴(5´)을 제거하여 제2포토레지스트 패턴(7´)을 형성하는 단계와, 상기 제2포토레지스트 패턴(7´)을 마스크로하여 노출된 질화막(4)과 그 하부의 절연층(3)을 식각하여 콘택홀(8)을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부한 도면을 참고하여 상세하게 설명하기로 한다.
제1도 내지 제6도는 본 발명에 의한 콘택홀 패턴을 형성하는 단계를 도시한 단면도이다.
제1도는 실리콘기판(1) 상부에 소정의 제1패턴(2) 예를들어 게이트전극 또는 도전배선을 형성하고 그 상부에 절연층(3) 예를들어 BPSG 또는 PSG를 형성한 것이다.
제2도는 평탄화용 SOG막을 형성하기 위하여 절연층(3) 상부에 질화막(4)을 약 200-300Å 정도로 증착시킨 후, 그 상부에 SOG막(5)을 도포한 다음, 콘택홀용 마스크를 형성하기 위하여 SOG막(5) 상부에 제1포토레지스트(6)을 형성한 상태의 단면도로서, 이때 질화막(4)을 후공정의 SOG막(5)의 식각공정에서 정지검출점(End Point Detection)으로 작용되게 하고 그로 인하여 절연층(3)이 식각되는 것을 방지한다.
상기 SOG막(5)은 1.0-1.5㎛로 도포하여 핫 플래이트(Hot plate)에서 200℃의 온도로 경화시키든지 대류오븐(Convection Oven)에서 200℃의 온도로 30분동안 경화시켜서 후공정의 SOG막(5)의 건식식각시 내식성을 갖게 되어 식각비(Etching Rate)를 균일하게 하며 콘택홀의 형상이 수직된 모양으로 SOG막 패턴을 형성할 수 있다. 여기서 SOG막(4)의 두께는 제1포토레지스트(6)의 두께를 결정하는 인자로되므로 제1패턴(2)의 단차와 절연층(3)의 식각선택비등을 고려하여 결정되어야 한다.
또한, 상기 SOG막(5) 상부에 형성되는 제1포토레지스트(6)는 노광 소스에 적합하도록 0.5 내지 1.0㎛의 두께로 도포한다.
제3도는 제1포토레지스트(6)를 노광 및 현상공정으로 소정부분 제거하여 예정된 콘택홀 영역에만 제1포토레지스트(6)를 남겨서 제1포토레지스트 패턴(6´)을 형성한 후, 제1포토레지스트 패턴(6´)을 마스크로 하여 불소개스(CHF, CF4+O2, CHF3+O2)의 분위기에서 노출된 SOG막(5)을 건식식각하여 SOG막 패턴(5´)을 형성한 상태의 단면도이다.
제4도는 제1포토레지스트 패턴(6´)을 완전히 제거한 다음, 다시 제2포토레지스트(7)를 SOG막 패턴(5´)과 노출된 질화막(4) 상부에 1.5-2.0㎛의 두께로 도포하여 평탄화시킨 상태의 단면도이다.
제5도는 제4도의 공정에 의해 평탄화된 제2포토레지스트(7)를 에치백 공정으로 SOG막 패턴(5´) 상부면이 노출될때까지 제2포토레지스트(7)를 제거하여 제2포토레지스트 패턴(7´)을 형성한 후, 제2포토레지스트 패턴(7´)을 경화시킨 상태의 단면도이다. 상기의 에치백 공정은 RIE(Reactive Ion Etch) 공정을 실시하거나 현상액으로 소정두께의 제2포토레지스트(7)를 식각할 수가 있다.
제6도는 제5도의 공정에 의해 노출된 SOG막 패턴(5´)을 케미칼 용액, 예를들어 50 : 1의 BOE, 0.3의 NiKOH 또는 10 : 1의 HF에서 완전히 제거한 다음, 콘택홀을 형성하기 위하여 제2포토레지스트 패턴(7´)을 마스크로하여 하부의 노출된 질화막(4)을 절연층(3)을 각각 식각시켜 콘택홀(8)을 형성한 상태의 단면도이다.
본 발명에 의하면, 저점도 특성을 갖는 SOG막을 단차를 갖는 절연층 상부에서 평탄화시킴으로서, 포토레지스트의 두께 차이에 의해 발생되는 콘택홀의 임계크기의 변화를 완전하게 해결할 수 있다.
또한, SOG막 패턴을 제거하여 제2포토레지스트 패턴을 형성함으로서 미세한 크기의 콘택홀을 정확하게 형성할 수가 있다.

Claims (5)

  1. 고집적 반도체 제조의 콘택홀 패턴형성방법에 있어서, 실리콘기판(1) 상부에 제1패턴(2)을 형성하고, 노출된 전영역 상부에 절연층(3)을 형성하되 하부의 제1패턴(2)에 의해 단차를 갖는 절연층(3)을 형성하는 단계와, 상기 절연층(3) 상부에 질화막(4)을 증착하고, 그 상부에 SOG막(5)을 소정두께로 도포하여 표면을 평탄화시키고, SOG막(5) 상부에 제1포토레지스트(6)를 소정두께 도포하는 단계와, 노광 및 현상공정으로 예정된 콘택홀 영역상부에만 제1포토레지스트(6)를 남긴 제1포토레지스트 패턴(6´)을 형성하고, 제1포토레지스트 패턴(6´)을 마스크로하여 노출된 SOG막(5)을 제거하여 SOG막 패턴(5´)을 형성하는 단계와, 상기 제1포토레지스트 패턴(6´)을 제거한후, 전체영역 상부에 제2포토레지스트(7)를 상기 SOG막 패턴(5´)보다 높은 두께로 도포한후, 제2포토레지스트(7)의 에치백 공정으로 상기 SOG막 패턴(5´)이 노출되기 까지 제2포토레지스트(7)를 제거하여 제2포토레지스트 패턴(7´)을 형성하는 단계와, 제2포토레지스트 패턴(7´)을 경화시킨 후, 노출되는 SOG막 패턴(5´)을 제거하여 제2포토레지스트 패턴(7´)을 형성하는 단계와, 상기 제2포토레지스트 패턴(7´)을 마스크로하여 노출된 질화막(4)과 그 하부의 절연층(3)을 식각하여 콘택홀(8)을 형성하는 단계로 이루어지는 콘택홀의 패턴형성방법.
  2. 제1항에 있어서, 상기 절연층(3) 상부에 질화막(4), 평탄화용 SOG막(5)을 소정두께로 적층하고, SOG막(5) 상부에 제1포토레지스트(6)를 소정두께 도포하는 단계에서, 상기 질화막(4)은 200 내지 300Å의 두께로 형성하고, 상기 SOG막(5)은 1.0 내지 1.5㎛의 두께로 도포하고, 상기 제1포토레지스트(6)는 0.5 내지 1.0㎛의 두께로 도포하는 것을 특징으로 하는 콘택홀의 패턴형성방법.
  3. 제1항에 있어서, 상기 질화막(4), 평탄화용 SOG막(5)을 소정두께로 적층한 후, 핫 플래이트에서 200℃의 온도로 1분동안 SOG막(5)을 경화시키는 것을 특징으로 하는 콘택홀의 패턴형성방법.
  4. 제1항에 있어서, 상기 질화막(4), 평탄화용 SOG막(5)을 소정두께로 적층한 후, 핫 플레이트에서 경화시키는 대신 대류오븐에서 200℃의 온도로 30분동안 SOG막(5)을 경화시키는 것을 특징으로 콘택홀의 패턴형성방법.
  5. 제1항에 있어서, 제1포토레지스트 패턴(6´)을 마스크로하여 노출된 SOG막(5)을 제거하여 SOG막 패턴(5´)을 형성하는 단계는, 불소개스의 분위기에서 건식식각으로 노출된 SOG막(5)을 식각하여 SOG막 패턴(5´)을 형성한 것을 특징으로 하는 콘택홀의 패턴형성방법.
KR1019890017555A 1989-11-30 1989-11-30 콘택홀의 패턴형성방법 KR920010129B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019890017555A KR920010129B1 (ko) 1989-11-30 1989-11-30 콘택홀의 패턴형성방법
US07/619,033 US5157002A (en) 1989-11-30 1990-11-28 Method for forming a mask pattern for contact hole
JP2341157A JPH0722163B2 (ja) 1989-11-30 1990-11-29 コンタクトホール用マスクパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890017555A KR920010129B1 (ko) 1989-11-30 1989-11-30 콘택홀의 패턴형성방법

Publications (2)

Publication Number Publication Date
KR910010644A KR910010644A (ko) 1991-06-29
KR920010129B1 true KR920010129B1 (ko) 1992-11-16

Family

ID=19292324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890017555A KR920010129B1 (ko) 1989-11-30 1989-11-30 콘택홀의 패턴형성방법

Country Status (3)

Country Link
US (1) US5157002A (ko)
JP (1) JPH0722163B2 (ko)
KR (1) KR920010129B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298463A (en) * 1991-08-30 1994-03-29 Micron Technology, Inc. Method of processing a semiconductor wafer using a contact etch stop
US5723381A (en) * 1995-09-27 1998-03-03 Siemens Aktiengesellschaft Formation of self-aligned overlapping bitline contacts with sacrificial polysilicon fill-in stud
TW352471B (en) * 1997-09-20 1999-02-11 United Microelectronics Corp Method for preventing B-P-Si glass from subsiding
US6235545B1 (en) 1999-02-16 2001-05-22 Micron Technology, Inc. Methods of treating regions of substantially upright silicon-comprising structures, method of treating silicon-comprising emitter structures, methods of forming field emission display devices, and cathode assemblies
US6358856B1 (en) * 2000-11-21 2002-03-19 Advanced Micro Devices, Inc. Bright field image reversal for contact hole patterning
US6506673B2 (en) * 2001-06-11 2003-01-14 Agere Systems Guardian Corp. Method of forming a reverse gate structure with a spin on glass process

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer
JP2680358B2 (ja) * 1988-07-20 1997-11-19 株式会社東芝 半導体素子の製造方法
IT1225624B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Procedimento per formare contatti metallo-semiconduttore autoallineatiin dispositivi integrati contenenti strutture misfet

Also Published As

Publication number Publication date
KR910010644A (ko) 1991-06-29
JPH03240231A (ja) 1991-10-25
JPH0722163B2 (ja) 1995-03-08
US5157002A (en) 1992-10-20

Similar Documents

Publication Publication Date Title
KR100714305B1 (ko) 자기정렬 이중패턴의 형성방법
US6319821B1 (en) Dual damascene approach for small geometry dimension
USRE41697E1 (en) Method of forming planarized coatings on contact hole patterns of various duty ratios
US5679610A (en) Method of planarizing a semiconductor workpiece surface
JPS6245043A (ja) 半導体構造における溝の充填方法
KR100333382B1 (ko) 반도체 장치의 다층금속배선 형성방법
KR920010129B1 (ko) 콘택홀의 패턴형성방법
KR100559641B1 (ko) 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법
KR0161467B1 (ko) 반도체장치의 평탄화 방법
KR100380274B1 (ko) 디유브이 공정을 이용한 실리콘 산화막 식각방법
JPH05283358A (ja) 半導体装置のコンタクトホール形成方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR100546158B1 (ko) 반도체소자의 제조방법
KR0168150B1 (ko) 반도체 소자 제조 방법
KR950006980B1 (ko) 미세 패턴 형성을 위한 삼층 감광막 제조방법
KR920004909B1 (ko) 반도체장치의 접속창 형성방법
KR100769206B1 (ko) 반도체 소자의 평탄화 방법
KR100365745B1 (ko) 반도체장치의콘택홀형성방법
CN115799051A (zh) 半导体结构及其形成方法、以及电子元器件
KR20070021431A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100772699B1 (ko) 반도체 소자 제조 방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법
KR19990065217A (ko) 층간절연막 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 18

EXPY Expiration of term