KR920004909B1 - 반도체장치의 접속창 형성방법 - Google Patents
반도체장치의 접속창 형성방법 Download PDFInfo
- Publication number
- KR920004909B1 KR920004909B1 KR1019880012028A KR880012028A KR920004909B1 KR 920004909 B1 KR920004909 B1 KR 920004909B1 KR 1019880012028 A KR1019880012028 A KR 1019880012028A KR 880012028 A KR880012028 A KR 880012028A KR 920004909 B1 KR920004909 B1 KR 920004909B1
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- forming
- layer
- connection window
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 8
- 239000012212 insulator Substances 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 31
- 239000000615 nonconductor Substances 0.000 claims description 11
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 239000002184 metal Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1a-d 도 및 제 2a-d 도는 종래의 접속창 형성방법을 설명하기 위한 각 공정별 수직 단면도,
제 3a-e 도는 이 발명의 접속창 형성방법을 설명하기 위한 각 공정변 수직 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 제 1 도체층(실리콘기판) 2 : 제 1 부도체층(산화막)
3 : 제 2 도체층(폴리실리콘) 4 : 제 2 부도체층(산화막)
5 : 제 1 포토리지스트 5' : 경화 포토리지스트
6 : 제 3 도체층8메탈 7 : 제 2 포토리지스트
이 발명은 반도체 제조공정중 접속창 형성방법에 관한 것으로 특히 높낮이가 다른 접속창에서의 접속실패를 방지하고 접속창의 크기를 정확하게 조절할 수 있는 반도체장치의 접속창 형성방법에 관한 것이다.
반도체 제조공정에 있어서 사진 공정에 의한 종래의 접속창 형성 방법이 제 1a-d 도에 도시되어 있다.
이를 설명하면 다음과 같다.
제 1 도제층(실리콘기판) (1)상에 제 1 부도체층(산화막) (2)을 형성한 후 상기 제 1 부도체층(산화막) (2)상에 제 2 도체층(폴리실리콘)을 형성한다. 통상의 사진식각공정에 의하여 소정영역이 제거된 제 2 도체층(폴리실리콘) (3)을 형성한다. 상기 구조위에 제 2 부도체층(산화막) (4)을 형성한다(제 1a 도). 상기 제 2 부도체층(산화막) (4)상에 포토리지스트(5)를 이용하여 폭이 W1인 접속창 마스크를 형성한다(제 1b 도). 이후 상기 포토리지스트(5)를 마스크로하여 제1, 2부도체층(2, 4)을 제1, 2도체층(1, 3)의 표면까지 식각하여 접속창을 형성한다(제 1c 도). 이후 제 3 도체층(메탈) (6)을 전면에 데포지션하여 제1, 2도체층(1, 3)및 기타 다른 부분과의 접속을 만든다. 그러나 상기한 종래의 접속창 형성방법을 통하여 높낮이가 다른 부도체층에 접속창을 형성한 다음 접속을 만들 경우, 접속실패 (메탈층의 끊어짐)가 일어나기 쉽게 된다. 그러한 접속실패는 특히, 제 1d 도에서 도시하고 있는 바와 같이, 접속창이 깊게 형성되는 부위에서 일어나기 쉽다. 따라서 반도체 칩의 동작불량을 일으키는 원인이 된다. 한편 상기한 종래의 높낮이가 다른 부도체층의 접속창을 형성하는 방법에서 발생되기 쉬운 접속실패를 방지하기 위한 수단으로서, 제 2a-d 도에서 도시하고 있는 바와같은 방법이 제안된 바 있다.
이를 설명하면 다음과 같다.
제 1a 도와 같은 구조를 형성한 후 실리콘기판의 최상부의 부도체층(4)위에 포토리지스트(5)로 접속창마스크를 형성하고(제 2a 도), 화학 건식 식각법(Chemical Dry Etching)을 사용하여 제 1 도체층(1)위의 부도체층(2)과 제 2 도체층(3)위의 부도체층(4)을 각각 부분식각한다(제 2b 도). 이때 제2도체층(3)위의 부도체층(4)은 제2도체층(3)의 표면까지 식각될 수도 있고 또는 그 일부분만 식각될 수도 있다. 이후 상기 포토리지스트(5)를 마스크로하는 반응성 이온식각법을 통하여 나머지 부분 특히 제1도체층 상부의 부도체층(2)을 식각한다(제 2c 도). 이후 제 3 도체층(6)을 도포하여 제1, 2도체층(1, 3)또는 기타 부분과 접속을 만든다(제 2d 도).
이와같이 개선된 접속창 형성방법에 따르면 높낮이가 다른 접속창에서의 접속실패의 위험은 덜 수 있게되나 접속창의 크기를 정확하게 조절할 수 없게되는 문제가 있기 때문에 고도의 정밀도가 요구되는 사진공정에는 적용하기 곤란하게 된다. 즉, 포토리지스트 마스크에 의해서는 목적하는 접속차의 폭 W1을 유지할 수 있으나 화학 건식 식각법에 의해서 포토리지스트 하부 영역의 제 2 부도체층)이 일부 식각되는 언더컷현상이 발생되므로 결국 접속창의 폭이넓어져 W2로 된다. 이는 후속공정에서의 단락현상을 유발하게 되고 또한 칩사이즈의 증가를 가져오게 된다.
이 발명은 이와 같은 문재점을 해결하기 위한 것으로, 높낮이가 다른 접속창 형성에 따른 메탈층 데포지션후의 접속실패를 최소화로 할 수 있고 또한 메탈층의 스탭커버리지가 개선되며 특히 접속창의 크기조절을 정확하게 할 수 있는 반도체장치의 접속창 형성방법을 제공하는 데 있다.
이 발명의 특징은 높낮이가 다른 부도체층에의 접속창 형성시, 제 1 부도체층상에 제 1 부도체층과 제 2 도체층을 순차적으로 형성하는 공정과, 통상의 사진식각공정에 의하여 소정영역의 제 2 도체층을 식각한 후 상기 구조위에 제 2 부도체층을 형성하는 공정과, 상기 제 2 부도체층상에 형성되는 접속창 마스크용 제 1 포토리지스트를 형성한 후 이를 경화하여 경화 포토리지스트를 형성하는 공정과, 상기 경화 포토리지스트 위에 제 2 포토리지스트를 도포한 후 상기 제 1 도제층에 접속창을 형성하기 위하여 상기 제 2 포토리지스트의 소정 영역을 제거하는 공정과, 상기 소정영역이 제거된 상기 제 2 포토리지스트와 상기소정 영역내의 경화 포토리지스트를 마스크로하여 제 2 부도체층과 제 1 부도체층을 순차적으로 식각하는 공정과, 상기 제 2 포토리지스트를 제거한 후 경화 포토리지스트를 마스크로하여 노출되는 제1, 2부도체층을 반응성 이온 식각하여 접속창을 형성하는 공정과 상기 경화 포토리지스트를 제거한 후 상기 접속창이 형성된 구조의 전면에 제 3 도체층을 형성하는 공정을 포함하는 반도체장치의 접속창 형성방법에 있다.
이하, 첨부한 도면에 따라 이 발명을 상세히 설명하면 다음과 같다.
제 1a 도의 구조와 같은 제 1 도체층(실리콘기판) (1)과 제 1 부도체층(산화막) (2)과 제 2 도체층(폴리실리콘) (3)과 그리고 최상부에 제 2 부도체층(산화막) (4)을 형성한 후 각 접속창 형성 부위의 부도체층의 두께가 다르게 형성된 상기 제 2 부도체층(산화막) (4) 상부에 제 1 포토리지스트 (5)로써 접속창용 마스크를 형성한다(제3a 도).
상기 제 1 포토리지스트(5)에 파장이 200-250nm정도인 극자외선을 노광하거나 이온을 주입하여 경화된 포토리지스트(5')를 형성하고 상기 구조의 상부에 제2포토리지스트(7)를 도포한다(제 3b 도). 이후 제 1 도체층(1)의 접속창이 형성될 영역의 상기 제 2 포토리지스트(7)를 습식 또는 플래즈마 식각법을 통하여 제거한다(제 3c 도). 상기 제 2 포토리지스트(7)와 상기 영역내의 경와 포토리지스트(5')를 마스크로하여 상기 제 2 부도체층(4)을 화학 건식 식각함으로써 경화된 포토리지스트(5')의 하부의 제 2 부도체층(4)이 일부 식각되어 언더컷된다. 이후 화학 건식 식각된 상기 제 2 부도체층(4)의 표면으로부터 T2깊이 만큼더 식각하기 위하여 상기 제2부도체층(4)과 상기 제 2 부도체층(4)하부의 제 1 부도체층(2)을 반응성 이온 식각법으로 식각함으로써 접속창이 형성될 제 1 도전층(1)상의 제 1 부도체층(2)의 두께 T'1가 또 다른 접속창이 형성될 제 2 도전층(3)상의 제 2 부도체층(4)의 두께 T'1정도로 된다. 이후 상기 포토리지스트(7)를 제거한다. 또한 이때, 화학 건식 식각 실시후 습식(wet)식각을 더 실시하여 경화포토리지스트(5') 아래층의 언더컷이 깊게 형성되게 한 후 반응성 이온식각을 실행할 수도 있다. 이 경우에는 후속공정에서 제 2 부도체층 (4)위에 데포지션 될 제 2 도체층(메탈) (6)의 스텝 커버리지가 더 향상되게 된다(제 3d 도). 이후 상기 경화 포토리지스트(5')를 마스크로하여 제 2 부도체층(4)또는 제1 부도체층을 반응성 이온 식각하여 제 2 도체층(3)과 제 1 부도체응(1)의 접속창을 각각 형성한다. 상기 접속창이 형성된 구조의 전면에 제 3 부도체층(6)을 도포하여 제 1, 2도체층(1, 3)간 또는 기타 다른 부분과의 접속을 형성하게 된다(제 3e 도). 이때 각 접속창의 크기는 최초 포토리지스트에 의해 한정되는 크기를 그대로 유지하게 되며, 특히 화학 건식 식각법에 의한 접속창 입구의 넓혀짐에 따라 두꺼운 제 1 부도체층 바닥면에서의 도체층 끊어짐에 의한 접속실패를 방지할 수 있게 된다.
이상에서 설명한 바와 같은 이 발명은 높낮이가 다른 부도체층에서도 단일 공정을 통하여 균일한 폭의 접속창을 형성할 수 있게되며 또한 메탈층의 스텝 커버리지가 개선되고 메탈 끊어짐에 의한 접속실패를 최소화할 수 있어 반도체 제조공정의 수율향상을 기대할 수 있는 것이다.
Claims (4)
- 높낮이가 다른 부도체층에의 접속창 형성방법에 있어서, 제 1 도체층상에 제 1 부도체층과 제 2 도체층을 순차적으로 형성하는 공정과, 통상의 사진식각공정에 의하여 소정영역의 제 2 도체층을 식각한 후 상기 구조위에 제 2 부도체층을 형성하는 공정과, 상기 제 2 부도체층상에 접속창 마스크용 제 1 포토리지스트를 형성한후 이를 경화하여 경화 포토리지스트를 형성하는 공정과, 상기 경화 포토리스트위에 제 2 포토리스트를 도포한 후 상기 제 1 도전층에 접속창을 형성하기 위하여 상기 제 2 포토리스트의 소정영역을 제거하는 공정과, 상기 소정영역이 제거된 상기 제 2 포토리지스트와 상기 소정영역내의 경화 포토리지스트를 마스크로하여 제 2 부도체층과 제 1 부도체층을 순차적으로 식각하는 공정과, 상기 제 2 포토리지스트를 제거한 후 경화 포토리지스트를 마스크로하여 노출되는 제 1, 2부도체층을 반응성 이온 식각하여 접속창을 형성하는 공정과, 상기 경화 포토리지스트를 제거한 후 상기 접속창이 형성된 구조의 전면에 제 3 도체층을 형성하는 공정을 포함하는 반도체장치의 접속창 형성방법.
- 제 1 항에 있어서, 경화 포토리지스트(5')를 형성하기 위해 제 1 포토리지스트(5)를 경화하는 공정이 극자외선 경화 공정 또는 이온 주입 경화 공정인 것을 특징으로 하는 반도체 장치의 접속창 형성방법.
- 제 1 항에 있어서, 제 2 포토리지스트(7)를 마스크하는 식각공정이 화학 건식 식각법과 반응성 이온 식각법을 차례로 실행하는 것을 특징으로 하는 반도체 장치의 접속창 형성방법.
- 제 1 항에 있어서, 제 2 포토리지스트(7)를 마스크로하는 식각공정이 화학 건식 식각법과 습식 식각법과 반응성 이온 식각법을 차례로 실행하는 것을 특징으로 반도체장치의 접속창 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880012028A KR920004909B1 (ko) | 1988-09-16 | 1988-09-16 | 반도체장치의 접속창 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019880012028A KR920004909B1 (ko) | 1988-09-16 | 1988-09-16 | 반도체장치의 접속창 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900005552A KR900005552A (ko) | 1990-04-14 |
| KR920004909B1 true KR920004909B1 (ko) | 1992-06-22 |
Family
ID=19277819
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019880012028A KR920004909B1 (ko) | 1988-09-16 | 1988-09-16 | 반도체장치의 접속창 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920004909B1 (ko) |
-
1988
- 1988-09-16 KR KR1019880012028A patent/KR920004909B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR900005552A (ko) | 1990-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| US4295924A (en) | Method for providing self-aligned conductor in a V-groove device | |
| EP0127946A1 (en) | Method of producing a via in a semiconductor device | |
| US5563098A (en) | Buried contact oxide etch with poly mask procedure | |
| KR920004909B1 (ko) | 반도체장치의 접속창 형성방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100424190B1 (ko) | 반도체소자의금속배선형성방법 | |
| EP0111097B1 (en) | Method for making semiconductor devices having a thick field dielectric and a self-aligned channel stopper | |
| KR100207535B1 (ko) | 반도체장치의 비트라인 형성방법 | |
| KR100299515B1 (ko) | 반도체 소자의 제조방법 | |
| KR0147716B1 (ko) | 자기정렬콘택 형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR920004908B1 (ko) | 반도체장치의 접속창 형성방법 | |
| KR0154288B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19990005824A (ko) | 폴리사이드게이트구조를 갖는 더블 폴리 커페시터 형성방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR100328824B1 (ko) | 커패시터 제조방법 | |
| KR100342394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0140730B1 (ko) | 반도체 소자의 미세콘택 형성방법 | |
| KR100365421B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0134859B1 (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010508 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |