KR100365421B1 - 반도체소자의콘택홀형성방법 - Google Patents

반도체소자의콘택홀형성방법 Download PDF

Info

Publication number
KR100365421B1
KR100365421B1 KR1019950069551A KR19950069551A KR100365421B1 KR 100365421 B1 KR100365421 B1 KR 100365421B1 KR 1019950069551 A KR1019950069551 A KR 1019950069551A KR 19950069551 A KR19950069551 A KR 19950069551A KR 100365421 B1 KR100365421 B1 KR 100365421B1
Authority
KR
South Korea
Prior art keywords
contact hole
junction region
forming
etching
semiconductor device
Prior art date
Application number
KR1019950069551A
Other languages
English (en)
Other versions
KR970052508A (ko
Inventor
손기근
전상호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019950069551A priority Critical patent/KR100365421B1/ko
Publication of KR970052508A publication Critical patent/KR970052508A/ko
Application granted granted Critical
Publication of KR100365421B1 publication Critical patent/KR100365421B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 반도체 소자의 콘택홀 제조 공정시, 콘택홀의 형성으로 인해 노출되는 접합 영역의 손상을 방지할 수 있는 기술을 제공한다. 이를 위한 본 발명의 반도체 소자의 콘택홀 형성방법은, 반도체 소자를 구성하는 기본 전극 및 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계; 상기 접합 영역이 형성된 상기 절연막 상부에 콘택홀 형성용 마스크 패턴을 형성하는 단계; 상기 마스크 패턴에 의하여 상기 절연막을 건식 식각하되, 상기 결합 영역 위에 절연막이 소정 부분 잔존하도록 식각하는 단계; 상기 결과물 상부에 질소 원자를 이온 주입하는 단계; 상기 마스크 패턴을 제거한 후 전체 구조물 상부에 스페이서용 산화막을 형성하는 단계; 상기 스페이서용 산화막 형성시 증착 온도에 의해 상기 질소 원자가 활성화되어 상기 접합 영역 위에 잔존하는 절연막을 질화막화 하는 단계; 및 상기 스페이서용 산화막을 제거하기 위해 과도 식각을 진행할 때 상기 접합 영역 위에 잔존하는 절연막은 상기 접합 영역을 보호하면서 서서히 식각되어 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 콘택홀 형성방법
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 콘택홀 제조 공정시, 콘택홀의 형성으로 인해 노출되는 접합 영역의 손상을 방지할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
알려진 바와 같이, 반도체 소자의 제조 공정에 있어서의, 콘택홀(contact hole)은 하부에 형성된 전극 배선과 상부의 전극 배선을 전기적으로 접속시키기 위한 접속공을 말한다. 현재에는 소자의 고집적화와 더불어 콘택홀의 크기 또한 사진 식각 기술에 의해 형성할 수 있는 최소 노광 한계에 접근하고 있다.
이러한 미세한 콘택홀을 형성하기 위하여 종래에는, 도 1에 도시된 바와 같이, 반도체 소자를 구성하는 게이트 전극 및 접합 영역(2)이 구비된 반도체 기판(1) 상부에 절연막(3)을 형성하고, 상기 절연막 상부에 하부의 접합 영역(2)을 노출시키도록 마스크 패턴(4)을 형성한다. 이어서, 상기 마스크 패턴(4)의 형태로 절연막(3)을 식각하여 콘택홀을 형성한다.
그러나 상기와 같은 종래의 방식에 따르면, 각각의 콘택홀 영역에 식각 균일도가 일정하지 않아, 콘택홀 식각 공정시 접합 영역의 손상을 방지하기 위하여 과소 식각을 실시하면, 콘택홀 내부에 식각 잔류물(5)이 존재하게 되어 콘택을 이루지 못하는 문제점이 발생하였고, 이러한 문제점을 해결하기 위하여 과도 식각을 진행하게 되면, 에치 정지점을 정확히 제어하기 어려워 접합 영역이 손상(6)되어 소자의 접합 영역을 파괴하게 되는 치명적인 문제점이 발생하였다.
따라서, 본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 반도체 소자의 콘택홀의 식각 공정시, 과소 식각으로 인한 식각 잔류물 및 과도 식각으로 인한 접합 영역의 손상을 방지하여 소자의 신뢰성을 향상시킬 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는 것을 목적으로 한다.
도 1은 종래의 방법에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 단면도
도 2의 (가) 내지 (라)는 본 발명에 따른 반도제 소자의 콘택홀 형성방법을 설명하기 위한 단면도
[도면의 주요 부분에 대한 부호의 설명]
11 : 반도체 기판 12 : 접합 영역
13 : 절연막 13' : 잔여 절연막
14 : 마스크 패턴 18 : 스페이서용 산화막
상기 목적 달성을 위한 본 발명에 의한 반도체 소자의 콘택홀 형성방법은,
반도체 소자를 구성하는 기본 전극 및 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계;
상기 접합 영역이 형성된 상기 절연막 상부에 콘택홀 형성용 마스크 패턴을 형성하는 단계;
상기 마스크 패턴에 의하여 상기 절연막을 건식 식각하되, 상기 접합 영역 위에 절연막이 소정 부분 잔존하도록 식각하는 단계;
상기 결과물 상부에 질소 원자를 이온 주입하는 단계;
상기 마스크 패턴을 제거한 후 전체 구조물 상부에 스페이서용 산화막을 형성하는 단계;
상기 스페이서용 산화막 형성시 증착 온도에 의해 상기 질소 원자가 활성화되어 상기 접합 영역 위에 잔존하는 절연막을 질화막화 하는 단계; 및
상기 스페이서용 산화막을 제거하기 위해 과도 식각을 진행할 때 상기 접합 영역 위에 잔존하는 절연막은 상기 접합 영역을 보호하면서 서서히 식각되어 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 접합 영역 상단에 잔존하는 절연막의 두께는 300 내지 600Å인 것을 특징으로 한다.
상기 질소 원자는 1×1011ion/㎠ 내지 1×1016ion/㎠의 농도와 10 내지 20keV의 에너지로 이온 주입하는 것을 특징으로 한다.
상기 스페이서용 산화막은 600 내지 800℃의 온도에서 고르게 증착하는 것을특징으로 한다.
상기 잔존하는 절연막과 상기 스페이서용 산화막의 식각 선택비는 1 : 3 내지 5인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2의 (가) 내지 (라)는 본 발명의 반도체 소자의 콘택홀 형성방법을 설명하기 위한 도면으로써, 먼저 도 2의 (가)에 도시된 바와 같이, 반도체 소자를 구성하느 게이트 전극(도시되지 않음) 및 접합 영역(12)등이 형성되 반도체 기판(11) 상부에 절연막(13)을 형성하고, 상기 접합 영역(12)이 노출될 수 있도록 마스크 패턴(14)을 형성한 다음, 그의 형태로 하부의 절연막(13)을 건식 식각한다. 이때, 식각 공정시 식각이 이루어지는 영역 하단에 300 내지 600Å 정도의 잔여 절연막(13')이 존재하도록 식각한다.
이어서, 도 2의 (나)에 도시된 바와 같이, 상기 결과물 전면에 질소 원자를 1×1011ion/㎠ 내지 1×1016ion/㎠의 농도와 10 내지 20keV의 에너지로 이온 주입한다.
그리고, 도 2의 (다)에 도시된 바와 같이, 상기 마스크 패턴(14)을 제거하고, 전체 구조물 상부에 스페이서용 산화막(15)으 600 내지 800℃ 온도 범위에서 고르게 증착한다. 이 때, 질소 원자가 주입된 상기 잔여 절연막(13')은 스페이서용 산화막(15)의 증착 온도에 의하여, 질소 원자가 활성화하여 질화막화 된다.
그런다음, 도 2의 (라)에 도시된 바와 같이, 상기 스페이서 산화막(15)를 과도 식각 한다. 바람직하게는, 상기 잔존하는 잔여 절연막(13')과 스페이서 산화막(15)과의 식각 선택비를 1 : 3 내지 5 정도가 되도록 식각을 진행하면, 질소 성분을 포함한 잔여 절연막(13')은 과도 식각을 진행하여도 접합 영역을 보호하면서 서서히 식각되어 접합 영역의 손상이 없는 소망하는 반도체 소자의 콘택홀을 형성한다.
이상에서 자세히 설명한 바와 같이, 본 발명에 의하면, 반도체 소자의 콘택홀 식각시 콘택홀 부위에 절연막을 잔존 시킨다음, 질소 원자를 주입하고, 그 상부에 산화막을 형성한 다음, 질소 원자가 주입된 절연막과 산화막간의 식각 선택비를 이용하여 기판의 접합 영역에 손상이 없는 콘택홀을 형성하므로써, 소자의 신뢰성을 향상할 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (5)

  1. 반도체 소자를 구성하는 기본 전극 및 접합 영역이 구비된 반도체 기판상에 절연막을 형성하는 단계;
    상기 접합 영역이 형성된 상기 절연막 상부에 콘택홀 형성용 마스크 패턴을 형성하는 단계:
    상기 마스크 패턴에 의하여 상기 절연막을 건식 식각하되, 상기 접합 영역 위에 절연막이 소정 부분 잔존하도록 식각하는 단계;
    상기 결과물 상부에 질소 원자를 이온 주입하는 단계;
    상기 마스크 패턴을 제거한 후 전체 구조물 상부에 스페이서용 산화막을 형성하는 단계;
    상기 스페이서용 산화막 형성시 증착 온도에 의해 상기 질소 원자가 활성화되어 상기 접합 영역 위에 잔존하는 절연막을 질화막화 하는 단계; 및
    상기 스페이서용 산화막을 제거하기 위해 과도 식각을 진행할 때 상기 접합 영역 위에 잔존하는 절연막은 상기 접합 영역을 보호하면서 서서히 식각되어 콘택홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 접합 영역 상단에 잔존하는 절연막의 두께는 300 내지 600Å인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  3. 제 1 항에 있어서,
    상기 질소 원자는 1×1011ion/㎠ 내지 1×1016ion/㎠의 농도와 10 내지 20keV의 에너지로 이온 주입하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  4. 제 1 항에 있어서,
    상기 스페이서용 산화막은 600 내지 800℃의 온도에서 고르게 증착하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  5. 제 1 항에 있어서,
    상기 잔존하는 절연막과 상기 스페이서용 산화막의 식각 선택비는 1 : 3 내지 5인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019950069551A 1995-12-30 1995-12-30 반도체소자의콘택홀형성방법 KR100365421B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069551A KR100365421B1 (ko) 1995-12-30 1995-12-30 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069551A KR100365421B1 (ko) 1995-12-30 1995-12-30 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR970052508A KR970052508A (ko) 1997-07-29
KR100365421B1 true KR100365421B1 (ko) 2003-03-06

Family

ID=37491035

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069551A KR100365421B1 (ko) 1995-12-30 1995-12-30 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100365421B1 (ko)

Also Published As

Publication number Publication date
KR970052508A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100592401B1 (ko) 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터
US5563098A (en) Buried contact oxide etch with poly mask procedure
KR100268920B1 (ko) 반도체소자의제조방법
KR100365421B1 (ko) 반도체소자의콘택홀형성방법
KR100244402B1 (ko) 반도체소자의 트렌치 아이솔레이션 제조방법
KR100272264B1 (ko) 반도체 소자의 제조방법
JPS6370516A (ja) 金属接点の形成方法
KR100367694B1 (ko) 반도체소자의콘택제조방법
KR100299515B1 (ko) 반도체 소자의 제조방법
KR100204017B1 (ko) 반도체 장치의 콘택 형성방법
KR19980018168A (ko) 산화물 필러 또는 게이트 산화물 단락을 형성함이 없이 폴리실리콘을 도핑하는 옥시염화인 공정 흐름
KR100209732B1 (ko) 반도체 소자 제조방법
KR100215871B1 (ko) 반도체 소자의 제조방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR100458464B1 (ko) 반도체소자의콘택형성방법
KR100541696B1 (ko) 반도체 소자의 금속실리사이드 형성방법
KR0141943B1 (ko) 반도체소자의 제조방법
KR920004909B1 (ko) 반도체장치의 접속창 형성방법
KR20000003914A (ko) 반도체소자 제조방법
KR0147713B1 (ko) 박막트랜지스터 제조방법
KR0179155B1 (ko) 반도체장치 및 그 제조방법
KR100329792B1 (ko) 박막트랜지스터제조방법
KR0134859B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100312806B1 (ko) 반도체 브리지 형성방법
KR20000066421A (ko) 반도체 미세패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee