JPS6370516A - 金属接点の形成方法 - Google Patents

金属接点の形成方法

Info

Publication number
JPS6370516A
JPS6370516A JP62159917A JP15991787A JPS6370516A JP S6370516 A JPS6370516 A JP S6370516A JP 62159917 A JP62159917 A JP 62159917A JP 15991787 A JP15991787 A JP 15991787A JP S6370516 A JPS6370516 A JP S6370516A
Authority
JP
Japan
Prior art keywords
metal
silicon
layer
silicide
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62159917A
Other languages
English (en)
Inventor
ゴットリーブ・ステファン・オールレイン
ジェームズ・アルデン・ヴァンヴェクタン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6370516A publication Critical patent/JPS6370516A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 A、産業上の利用分野 この発明は、半導体装置の製造方法に関し、より具体的
には、絶縁体で覆われた半導体デバイス上に配置された
金属接点の形成方法に関する。
B、従来技術 電源と半導体デバイスの間に電気接点を設けるステップ
は、明らかに半導体デバイス製造の際の最も重要なステ
ップである。従来技術では、半導体デバイスの表面上に
導電性金属を配置して、そのような電気的接続を実現し
ていた。従来技術の方法は、半導体の電気的接続を行な
うには受忍できるが、これらの従来技術のデバイスおよ
びその形成方法にはいくつかの問題が付随するため、研
究者はこの電気接点を設けるための新しいより秀れた手
段を求めている。
半導体表面に金属(製電気)接点を付着するための従来
技術の方法の主な問題は、金属接続手段を配置すべき半
導体デバイスの表面の形状が不良なことである。半導体
加工技術の当業者なら、この表面の損傷の理由を知って
いるはずである。通常は、異方性乾式エツチング技術、
たとえば反応性イオン・エツチングを利用して半導体デ
バイスの表面を調製してから、半導体デバイスに電気接
点を配置する。残念なことに、異方性エツチングは、金
属導体を配置すべき半導体デバイス表面に損傷を与える
恐れがあり、実際にもしばしば損傷を与えている。この
表面形状が不良なことの結果、障壁はリークし易くなり
、半導体デバイス中の接点の抵抗は過大になる。したが
って、電源から供給される電位が所期のレベルでトラン
ジスタ9デバイスに到達しない。したがって、この表面
損傷の問題は、欠陥のある半導体デバイスをもたらす犯
人である。本願発明者の一人が共著者となっている、G
、S、エールライン(Oehrlein)等のJ 、 
Electrochemical Soc、  132
1p、  1441 (1985年)に所載の論文には
、半導体デバイスの乾式エツチング処理に付随する表面
損傷の問題が要約されている。
半導体デバイスに取り付けられた金属接点の例は、米国
特許第3431472号に記載されている。この米国特
許は、シリコン本体上の半導体デバイスに対するオーミ
ック接触を開示している。
このデバイスは、シリコン・ウェハ上に付着されたパラ
ジウム金属の電気接点を含んでいる。このようなデバイ
スでは、上記の問題は、金属(この場合はパラジウム)
が配置されたシリコン表面の損傷によって、金属接点と
シリコン・ウェハとの間の電気的接続が不良になる、と
いう形で現われる。
イオン・スパッタリング技法によって半導体デバイス上
に金属を付着させることは公知である。
たとえば米国特許第4377734号にそのような方法
が教示されている。この手順で注入された金属は、シリ
コン基板との固相反応によりシリサイドを形成し、金属
薄膜がその上に付着されることも、公知である。J 、
 Appl、 Phys、旦旦、p。
2734 (1984年)に所載のP、ジューベール(
Joubert )等の論文は、この現象を詳細に扱っ
ている。シロットキー・バリアOダイオードの特性改善
に関する同様の手順が、IBMテクニカル・ディスクロ
ージャ◆プルテン、28いp、2093 (1985年
)に所載のり、F、バロン(Baron )等の論文に
記載されている。
C8発明が解決しようとする問題点 金属イオン注入技術は公知であるが、それらについては
自己位置合わせ(セルフ・アライメント)ができない。
金属イオンをシリコン・ウェハ上の所期の場所に配置す
るには精密さが要求される。
シリコン・ウェハ上への金属のイオン・スパッタリング
は、ウェハ表面に配置される電気回路に悪影響を与えず
に、適正な電気的接続を実現するのに必要な厳密な位置
に金属が注入されるように設計されていなければならな
い。
上記のことから、半導体デバイス上により秀れたオーミ
ック接触およびシロットキー接触を実現することが必要
とされている。さらに、半導体デバイスの表面上の金属
接点を位置合わせする方法の改良も必要である。
D1問題点を解決するための手段 シリコン半導体デバイスと金属接点との間の接点が不良
なことに付随する問題をかなり軽減し、同時にそのよう
な金属接点の秀れた位置合わせをもたらす、新しい方法
が本発明者等により発見された。
本発明によれば、シリコン半導体結晶から電子デバイス
を作成する方法が提供される。シリコン半導体結晶の少
なくとも片面に、部分的にマスクされたシリコン化合物
の絶縁層を設ける。この表面に金属イオンの注入を施す
。この注入ステップでは、パラジウム、白金、ニッケル
、コバルト、ルテニウム、ロジウム、銅、銀、または金
のイオンが使用できる。イオン注入の結果、上記の金属
の層が、シリコン化合物の絶縁層のマスクされない表面
より下の、不活性なシリコン化合物の絶縁層とシリコン
単結晶基板との間の界面に配置される。次に半導体デバ
イスを約100℃から約500℃までの範囲内の温度に
加熱して、半導体に注入された金属イオンのケイ化物を
形成させる。最後に、こうして処理したデバイスに異方
性ドライ・エツチング・プロセスを施して、金属ケイ化
物の上に配置されたマスクされない不活性のシリコン化
合物(絶縁)層を除去する。
本発明によれば、さらに、半導体製造用の中間生成物が
提供される。この半導体中間生成物は、少なくとも片面
にマスクされない金属ケイ化物層とマスクされた電気絶
縁性のシリコン化合物層を有することを特徴とする、結
晶シリコン基板からなる。
E、実施例 本発明の方法は、電気接点を配置すべきシリコン表面に
不良形状(tji傷)がほとんどない状態で、結晶シリ
コン半導体デバイスの表面上の厳密に所期の場所に、電
気接点を形成できる。この接点は、電気絶縁性のシリコ
ン化合物の絶縁層の下に設け、この絶縁層は後で接点領
域から除去する。
本発明の方法では、シリコン半導体デバイスに金属イオ
ン注入ステップを施す。最終的に製造する半導体デバイ
スは、電界効果トランジスタでもバイポーラ・トランジ
スタでも、プレーナ・ダイオードでもよい。絶縁層の表
面の一部(完成デバイス中で絶縁性被覆を希望する部分
)がフォトレジストでマスクされる。金属イオン注入ス
テップは、半導体表面のマスクされない部分の下の、不
活性なシリコン化合物層と半導体デバイスのシリコン単
結晶本体の間の界面に、金属イオンを注入するステップ
を含んでいる。
この工程は、はぼ室内温度で行なわれるが、従来技術の
金属イオン注入技術よりも秀れている。
というのは、後続の(酸化されていない)シリコンと金
属との間の金属ケイ化物形成反応が順調に進行し、かつ
乾式エツチングに伴う損傷がないからである。半導体基
板表面の所期の位置に金属イオンを配置するためにパタ
ーン付けを必要とする従来技術の工程とは違って、本発
明の工程は、自動的に金属イオンを所期の位置に自己位
置合わせさせ、半導体の残りの部分をエツチングによる
損傷から保護する。自己位置合わせが行なわれるのは、
表面のマスクされた部分が、金属イオンの半導体内への
侵入を防止するからである。金属イオンの配置は、単結
晶シリコン基板の電気的接続を希望する部分に限られ、
トランジスタ拳デバイスの絶縁表面の下には金属は配置
されない。さらに、後に形成される金属ケイ化物が、エ
ツチング工程中、その下の半導体を損傷しないように保
護する。
上記のことをよりよく理解するため、図面に注目された
い。シリコン半導体デバイス1は、第1図では、通常の
半導体デバイスの中間生成物として示されている。すな
わち、この表面は、電気絶縁性のシリコン化合物の薄い
絶縁層2である。
好ましい一実施例では、この表面を単に酸化して、電気
絶縁性の二酸化シリコンの薄い層をもたらす。別の好ま
しい実施例では、電気絶縁性のシリコン化合物は、窒化
シリコンである。どちらの含シリコン化合物も好ましい
が、二酸化シリコンの方が使われることが多い。したが
って、以下の議論では、この電気絶縁層を二酸化シリコ
ンと呼ぶことにする。もちろん、以下で二酸化シリコン
と記載する場合、他の電気絶縁性のシリコン化合物、と
くに窒化シリコンも含むものと解釈すべきである。
絶縁層2の表面3の最終的に絶縁されたままとなる部分
、すなわち二酸化シリコン層を保持する部分を、フォト
レジスト4でマスクする。フォトレジストのマスク4は
、当業者なら知っているように、表面を異方性乾式エツ
チングの作用からマスクする。すなわち、マスクされた
表面は、乾式エツチングの影響を受けない。しかし、フ
ォトレジスト・マスク4は、シリコン・デバイスエを反
応性イオン拳エツチングまたは反応性イオン・ビーム・
エツチングからマスクするだけでなく、デバイス1を金
属イオン・ビームの作用からもマスクする。その結果、
金属イオン注入ステップでは、デバイス1のフォトレジ
スト・マスク4で覆われていない部分だけに、金属イオ
ンが侵入する。
第1図に示したデバイス1を、金属イオン注入工程にか
ける。この工程は、当技術分野で通常のものである。た
とえば、ブローディー(Brodie)とマレイ(Mu
ray)の共著「超小型製造の物理学(The Phy
sics of Microfabrication)
 J Nブレナム拳ブレス社(Plenum Pres
s) s 二s −:i!−り(1982年)、p、4
5、およびCorros 1onSci、20、(19
80年)、p、103に所載のG、に、バブラー()l
ubler)等の論文に、この工程が詳しく記載されて
いる。
本発明のデバイス1に注入されるイオンは、パラジウム
、白金、ニッケル、コバルト、ルテニウム、ロジウム、
銅、銀、金のうちから選んだ金属のイオンである。より
好ましくは、本発明のデバイス1に注入されるイオンは
、パラジウム、白金、ニッケル、コバルト、ルテニウム
、ロジウムのうちから選んだ1つの金属のイオンである
。さらに好ましくは、本発明のデバイス1にそのイオン
が注入される金属は、パラジウム、白金、ニッケルのう
ちから選ぶ。最も好ましくは、本発明でそのイオンを利
用する金属は、パラジウムである。
金属イオン注入ステップの完了後、デバイス1は、二酸
化シリコン層2と単結晶シリコン基板8の界面5に金属
層が存在する。ここで、デバイス1を加熱ステップにか
ける。本発明は、その機構を説明する特定の理論に依存
するものではないが、この加熱ステップで、シリコン原
子および金属イオンが移動して、互いに接触するものと
仮定されている。シリコンと金属は、接触すると固体状
態で反応して、金属ケイ化物を形成する。シリコンと金
属イオンのどちらが移動するかは、使用する金属に応じ
て変わる。たとえば、パラジウム・イオンを利用する好
ましい実施例では、パラジウム・イオンの方がシリコン
に向かって移動すると、当技術分野では一般に認められ
ている。
加熱ステップでは、約100℃から約500℃までの温
度で行なわれる。当業者なら知っているように、どの温
度を選ぶかは、イオン注入ステップで利用する金属の種
類によって決まる。すなわち、移動ステップの精密性を
説いた上記の理論によれば、金属ケイ化物の形成にとっ
て極めて大きな影響を与えるのは、金属またはシリコン
が移動する温度である。すなわち、金属とシリコンの移
動温度のうち低い方の温度で、加熱ステップの最低温度
が決まる。本発明では様々な金属が使用できるので、加
熱ステップは、比較的広い範囲の温度で行なわれる。ち
なみに、金属とシリコンの反応の温度は、理論上影響が
重大であるとは考えられていないことに注意されたい。
金属とシリコンの固体状態での反応は、両化学穏が接触
すると(両者が出会いさえすれば)すぐ、比較的急速に
行なわれると結論されている。したがって、重要なのは
移動ステップである。
シリコンも本発明で意図するどの金属も、約100℃未
溝の温度では移動しない。さらに、本発明で意図するど
の金属もシリコンも、移動するのに約500℃を超える
温度を要しない。
当然のことながら、加熱ステップは、フォトレジスト・
マスクの維持と矛盾しない温度で行なわれなければなら
ない。すなわち、加熱ステップの温度は、フォトレジス
ト・マスクにを害な影響を及ぼすほど高くしてはならな
い。それ以上高いと効果を失う様々のフォトレジストが
知られているが、現在の所、約500℃以上でも安定な
ものはない。
上記のことから、本発明の方法の加熱ステップは、約1
00℃から約500℃までの温度で行なうべきことが確
定される。加熱ステップは、約125℃から約450℃
までの温度で行なうことが好ましい。加熱ステップは、
約150℃から約400℃までの温度で行なうことがよ
り好ましい。
加熱ステップを約175℃から約350℃までの温度で
行なうことがさらに好ましい。
金属としてパラジウムを用いる実施例では、加熱ステッ
プを約175℃から約300℃までの温度で行なうこと
がとくに好ましい。パラジウムを用いるとき、加熱ステ
ップを約190℃から約250℃までの温度で行なうこ
とがさらに好ましく、約200℃で行なうことが最も好
ましい。
金属イオン注入ステップと加熱ステップの後、半導体デ
バイスは第2図に示す外観をとる。第2図のデバイスは
デバイス1とは違っているので、参照番号10で示しで
ある。第2図に示すように、界面5の一部は二酸化シリ
コン層2中に、また一部はシリコン単結晶層8中に、金
属ケイ化物層6が存在する。また、金属ケイ化物層6は
自己位置合わせされていることも強調しておきたい。す
なわち、層6は、二酸化シリコン層2の表面のマスクさ
れていない部分のみの下に、垂直に配置される。
本発明の方法の最終ステップで、デバイス10を異方性
(乾式)エツチングする。当業者なら知っているように
、この手順は、反応性イオン・エツチングでも、反応性
イオン・ビーム・エツチングでもよいが、デバイス10
などの半導体デバイスにエッチャント元素、好ましくは
ハロゲン、より好ましくはフッ素または塩素、最も好ま
しくはフッ素の放射プラズマをあてる。このエツチング
・スチップで、マスクされていない二酸化シリコン表面
層が除去される。表面のフォトレジスト4でマスクされ
た部分は、エツチング・ビームの作用から保護され、変
化しないままとなる。異方性エツチング後のデバイスを
あらためて参照番号100で示す(第3図)。シリコン
単結晶基板8が放射線で損傷を受けて、不良な表面形状
を生じ、完成半導体の故障をもたらす従来技術の方法と
は違って、この金属ケイ化物層6は、金属ケイ化物層6
の上に配置された二酸化シリコン層2をエツチングによ
って除去すると、異方性エツチング中にその表面に当た
った放射線を吸収する。また、従来技術で放射線がシリ
コン基板の表面を攻撃するときに生じる、シリコン結晶
8内のドーパントの喪失が、金属ケイ化物表面によって
防止されることにも留意されたい。
デバイス10を異方性乾式エツチングにかけた後に生成
される中間生成物は、デバイス100である。中間生成
物100は、第3図に示すように、その表面がフォトレ
ジスト4が二酸化シリコン層2の頂面に付着したマスク
された領域と、マスクされていない金属ケイ化物領域6
とを含むことを特徴とする。金属ケイ化物とシリコン基
板の間の接点(コンタクト)7は、明らかに表面欠陥を
含まない。この表面は、上記のような本発明の方法の自
己位置合わせ作用によって、二酸化シリコン層2と金属
ケイ化物層6とがオーバーラツプしないように位置合わ
せされる。
第3図は、本発明の生成物を導く好都合な方法を示す。
本発明の生成物は、後で電界効果トランジスタまたはバ
イポーラ・トランジスタまたはプレーナ・ダイオードを
形成するための中間生成物である。この生成物は、少な
くともその片面がマスクされた二酸化シリコン層とマス
クされない金属ケイ化物層で覆われていることを特徴と
する。
本発明のケイ化物は、ケイ化パラジウム、ケイ化白金、
ケイ化ニッケル、ケイ化コバルト、ケイ化ルテニウム、
ケイ化ロジウム、ケイ化鋼、ケイ化銀、またはケイ化合
である。本発明の中間生成物の少なくとも片面の金属ケ
イ化物は、ケイ化パラジウム、ケイ化白金、ケイ化ニッ
ケル、ケイ化コバルト、ケイ化ルテニウム、またはケイ
化ロジウムであることが好ましい。金属ケイ化物は、ケ
イ化パラジウム、ケイ化白金、またはケイ化ニッケルが
より好ましい。ケイ化金属はケイ化パラジウムであるこ
とが最も好ましい。
本発明の中間生成物の好ましい実施態様は、マスクされ
た二酸化シリコン領域の自己位置合わせである。すなわ
ち、金属ケイ化物6が、マスクされた二酸化シリコン層
2で覆われた表面部分以外の表面を完全に覆う。
【図面の簡単な説明】
第1図、第2図、および第3図は本発明の一実施例にお
ける異なる段階を示す断面図である。 1.10.100・・・・デバイス、2・・・・シリコ
ン化合物の絶縁層、3・・・・表面、4・・・・フォト
レジスト・マスク、5・・・・界面、6・・・・金属ケ
イ化物層、8・・・・単結晶シリコン基板。

Claims (3)

    【特許請求の範囲】
  1. (1)シリコン結晶の基板の表面にシリコン化合物の絶
    縁層を形成し、 前記絶縁層を部分的にマスク層で被い、 前記マスク層で被われていない前記絶縁層の露出部分に
    パラジウム、白金、ニッケル、コバルト、ルテニウム、
    ロジウム、銅、銀、及び金の内から選択された金属を前
    記基板の内部に向かって金属イオン注入することにより
    、金属層を前記絶縁層の前記露出部分の表面の下側の前
    記絶縁層と前記基板との界面に形成し、 約100℃から約500℃の温度範囲内で加熱すること
    により、前記金属層と基板とを反応させて前記界面に金
    属ケイ化物層を形成し、 前記絶縁層の前記露出部分の表面を異方性エッチングす
    ることにより、前記金属ケイ化物層の上の前記絶縁層を
    除去することを特徴とする金属接点の形成方法。
  2. (2)特許請求の範囲第(1)項記載の形成方法におい
    て、前記シリコン化合物は二酸化シリコンであることを
    特徴とする金属接点の形成方法。
  3. (3)特許請求の範囲第(1)項記載の形成方法におい
    て、前記シリコン化合物は窒化シリコンであることを特
    徴とする金属接点の形成方法。
JP62159917A 1986-09-12 1987-06-29 金属接点の形成方法 Pending JPS6370516A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US90671786A 1986-09-12 1986-09-12
US906717 1986-09-12

Publications (1)

Publication Number Publication Date
JPS6370516A true JPS6370516A (ja) 1988-03-30

Family

ID=25422864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62159917A Pending JPS6370516A (ja) 1986-09-12 1987-06-29 金属接点の形成方法

Country Status (2)

Country Link
EP (1) EP0259616A1 (ja)
JP (1) JPS6370516A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0419763A1 (en) * 1989-09-29 1991-04-03 International Business Machines Corporation A stable interconnection metallization for VLSI devices including copper
US5801444A (en) * 1989-09-29 1998-09-01 International Business Machines Corporation Multilevel electronic structures containing copper layer and copper-semiconductor layers
US5288456A (en) * 1993-02-23 1994-02-22 International Business Machines Corporation Compound with room temperature electrical resistivity comparable to that of elemental copper
CN101593696B (zh) * 2008-05-26 2011-05-04 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
US4096622A (en) * 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
JPS6037775A (ja) * 1983-07-05 1985-02-27 フエアチアイルド カメラ アンド インストルメント コーポレーシヨン 集積回路構成体の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210642A (ja) * 1983-05-16 1984-11-29 Hitachi Ltd 半導体装置の製造方法
GB8327486D0 (en) * 1983-10-13 1983-11-16 Atomic Energy Authority Uk Semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968272A (en) * 1974-01-25 1976-07-06 Microwave Associates, Inc. Zero-bias Schottky barrier detector diodes
US4096622A (en) * 1975-07-31 1978-06-27 General Motors Corporation Ion implanted Schottky barrier diode
JPS6037775A (ja) * 1983-07-05 1985-02-27 フエアチアイルド カメラ アンド インストルメント コーポレーシヨン 集積回路構成体の製造方法

Also Published As

Publication number Publication date
EP0259616A1 (en) 1988-03-16

Similar Documents

Publication Publication Date Title
US4288256A (en) Method of making FET containing stacked gates
US4512073A (en) Method of forming self-aligned contact openings
JPS61182230A (ja) 半導体ウエーハの反応性スパツタクリーニング
EP0325328A1 (en) A method of manufacturing a semiconductor device using sputter etching
JPH0951033A (ja) 集積回路チップの製造方法
NL8903158A (nl) Werkwijze voor het contacteren van silicidesporen.
JPS6370516A (ja) 金属接点の形成方法
JPH023964A (ja) 半導体装置においてポリシリコンゲートとポリシリコンエミッタとを同時に形成する方法
US3436285A (en) Coatings on germanium bodies
US5554549A (en) Salicide process for FETs
US4536223A (en) Method of lowering contact resistance of implanted contact regions
US6348409B1 (en) Self aligned contact plug technology
JPH1064898A (ja) 半導体装置の製造方法
KR100209280B1 (ko) 반도체 소자의 콘택홀 형성방법
EP0155311B1 (en) Method for repair of buried contacts in mosfet devices
KR0161732B1 (ko) 반도체소자의 콘택 제조방법
KR100282425B1 (ko) 캐패시터의제조방법
KR100291276B1 (ko) 반도체 소자의 실리사이드 형성 방법
KR0155828B1 (ko) 반도체 장치의 콘택홀 형성방법
JPS6161268B2 (ja)
JPS6339105B2 (ja)
KR100365421B1 (ko) 반도체소자의콘택홀형성방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR100329792B1 (ko) 박막트랜지스터제조방법
US5565381A (en) Method of removing sharp edges in a dielectric coating located above a semiconductor substrate and a semiconductor device formed by this method