KR20000066421A - 반도체 미세패턴 형성방법 - Google Patents

Abstract

반도체장치의 미세패턴 형성방법에 관한 것으로, 특히 패턴의 간격을 사진공정 한계 이하의 크기를 갖도록 형성할 수 있는 미세패턴 형성방법에 관한 것이다.

본 발명의 반도체장치 미세패턴의 형성방법은, 반도체장치 제조공정에서 특정막 위에 포토레지스트를 형성하고 상기 포토레지스트를 통상의 사진공정으로 패터닝하여 한계 해상도의 간격으로 분리된 포토레지스트 패턴을 형성하고 포토레지스트 패턴의 일부를 식각하여 측벽에 폴리머 스페이서를 형성하는 단계, 상기 포토레지스트 패턴과 상기 폴리머 스페이서에 이온주입을 실시하는 단계, 상기 포토레지스트 패턴과 상기 폴리머 스페이서를 식각 마스크로 사용하여 상기 특정막을 식각하여 목적한 미세패턴을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

따라서 폴리머 스페이서에 이온을 주입하는 간단한 방법으로 식각시 폴리머 스페이서를 마스크 일부로 사용하여 미세패턴을 안정적으로 식각 형성할 수 있다.

Description

반도체 미세패턴 형성방법{Method of forming micro patterns for semiconductor devices}

본 발명은 반도체장치의 미세패턴 형성방법에 관한 것으로서 보다 상세하게는 반도체장치에서 현재의 순수한 노광 공정만으로는 가공하기 어려운 크기로 미세패턴을 형성하는 방법에 관한 것이다.

반도체장치의 소자 고집적화에 따라 공정의 디자인 룰은 점차 엄격해져서 반도체장치의 개별소자와 회로 배선을 이루는 미세패턴의 형성도 점차 어렵게 된다.

반도체장치는 좁은 면적의 반도체 기판에 여러가지 가공 공정을 통해 미세한 소자를 형성하고 다시 미세한 배선으로 이들을 연결하는 회로를 구성하여 이루어진 것으로 이들 미세한 패턴을 기계적으로 형성하는 것은 현실적으로는 거의 불가능에 가깝고 주로 포토레지스트라는 감광막을 이용한 노광과 에칭공정이라는 광학적, 화학적 방법을 통해서 이루어졌다. 그러나 점차로 고집적화 하는 반도체장치의 미세 패턴 형성의 요구는 그 정도에 있어서 현재의 노광기술과 장비의 한계를 넘어서고 있다.

미세 패턴 형성기술에 대한 점증하는 요구는 대개 두 가지 측면에서 살펴볼 수 있다. 하나는 좁은 영역 안에 많은 개별소자와 배선을 이루어야 한다는 직접적인 측면이다. 단순하게 계산할 때 같은 면적에 4배의 소자와 배선을 넣어야 한다면 그 소자나 배선등 모든 패턴의 크기가 1/4로 줄어야 하는 것이다. 다른 하나는 직접적인 측면으로만으로는 해결될 수 없는 이차적인 측면이며, 높은 집적도를 가진 반도체장치의 경우에 해당되는 것으로, 단순히 소자나 배선의 크기를 1/4로 축소할 때 소자의 기능이 종전과 동일하게 발휘될 수 없다는 것이다.

소자의 실질적 크기 변화는 질적으로 기능상의 문제점을 초래할 수 있으며 일정 기능을 하기 위해서는 집적도가 4배가 되어도 소자의 실질적 크기나 배선의 선폭이 1/4로 줄어서는 안된다. 실제적인 배선의 선폭과 소자의 크기는 이상의 직접적인 측면과 이차적인 측면의 상호고려에 따라서 결정될 것이다. 결국 집적도가 4배가 되기 위해서는 상대적으로 소자와 소자, 배선과 배선의 사이 공간은 더 좁아지게 되며 그에 따른 더 정밀한 공정기술을 가져야 한다는 것이다.

전술하였듯이 점증하는 미세패턴에 대한 요구에 비해 노광기술의 발전은 더딘 상태이며 현실적으로 0.15μm 이하의 미세한 패턴 제조 요구에 맞추기 위해 현재의 반도체장치 생산공정에서는 기존의 노광으로 가능한 크기의 패턴에 몇 가지 기술을 응용한 조작을 통해 일정한 크기 이하로 미세한 패턴을 형성하는 방법을 연구, 사용하고 있다.

이 가운데 가장 흔히 사용하는 것이 스페이서 형성을 이용하는 방법이다. 즉, 특정 패턴을 형성한 후 그 위로 웨이퍼 전체에 특정 막질을 적층하고 이 막질을 에치백 하여 결과적으로는 기존의 도드러지게 형성된 패턴 측벽에 일정 두께의 특정 막질이 덧붙여지는 것을 이용한다. 이 때 도드러지게 형성된 특정 패턴과 상기 특정 막질로 덧붙여져 형성된 스페이서를 식각 마스크로 사용하면 그 하부막을 상기 특정 패턴보다 더 미세한 간격을 가지는 패턴으로 형성할 수 있게 된다.

특정 패턴 위로 특정 막질을 적층하여 에치백 하는 방법 외에 기존 패턴의 도드러진 부분의 측벽에 스페이서를 형성하는 방법으로 포토레지스트 패턴을 건식 플라즈마 식각기에서 에칭하는 방법을 들 수 있다. 이 방법은 건식 플라즈마 식각장비에서 포토레지스트 상부가 식각되면서 기존의 포토레지스트 패턴 측벽에 폴리머가 형성, 부착되는 현상을 이용한 것이다. 이때 형성된 폴리머는 식각 시간을 조절하면 어느 정도의 두께로 부착되어 일종의 스페이서를 형성하므로 하부막의 식각에 있어서 식각마스크의 일부를 형성할 수 있다.

그런데 포토레지스트 패턴(12)을 일부 식각하면서 도1과 같이 폴리머 스페이서(13)를 형성하고 이를 식각마스크로 사용하는 경우, 형성된 폴리머의 경도가 약하여 아래층의 폴리실리콘이나 실리콘 산화막 등의 하부막(11)을 식각하면서 도2와 같이 폴리머 스페이서(23)의 상당부분이 빠르게 식각되어 제거되고 그 하층의 실리콘 산화막이나 폴리실리콘막 같은 하부막(21)이 식각됨으로써 패턴 사이의 간격(24)이 원하는 것보다 크게 형성되고 결국 원하는 패턴을 형성할 수 없게 되는 문제가 있었다. 이와 같이 불확실한 결과를 가져올 경우 폴리머를 이용한 미세 패턴의 형성 공정은 사용이 어려워지며 사용하는 경우에도 불량 발생에 따른 수율의 저하를 가져오게 된다.

본 발명에서는 포토레지스트의 식각으로 폴리머 스페이서를 형성하여 하부막 식각의 마스크로 사용할 때 폴리머 스페이서의 경도가 충분하지 않아서 식각 마스크로서의 역할이 불확실해지는 문제를 개선하여 폴리머 스페이서를 식각 마스크로 사용하면서도 미세패턴 형성을 확실히 할 수 있는 방법을 제공하는 것을 목적으로 한다.

도1과 도2는 종래기술에 따른 미세패턴 형성방법을 나타낸 것으로 도1은 포토레지스트 패턴의 상층부를 식각하여 폴리머 스페이서를 형성하는 단계를 나타내는 도면이다.

도2는 도1에서 형성된 폴리머 스페이서를 식각마스크로 사용하여 하부막을 식각하여 패턴을 형성을 하는 단계를 나타내는 도면이다.

도3 내지 도7은 본 발명에 따른 미세패턴 형성방법을 나타낸 것으로 도3은 패턴을 형성할 하부막 위에 포토레지스트 패턴이 형성된 단계를 나타내는 도면이다.

도4는 도3의 상태에서 건식 플라즈마 식각장비에 의해 포토레지스트 패턴을 일부 식각하여 포토레지스트 패턴 측벽에 폴리머 스페이서를 형성하는 단계를 나타내며 도1과 동일한 도면이다.

도5은 포토레지스트 패턴 측벽에 폴리머 스페이서가 형성된 상태에서 본 발명의 특징 단계인 이온주입을 수행하는 단계를 나타내는 도면이다.

도6은 도5와 같이 포토레지스트 패턴 및 폴리머 스페이서에 이온주입 한 상태에서 이들을 식각 마스크로하여 하부막을 식각하여 패턴을 형성하는 단계를 나타내는 도면이다.

도7는 본 발명에 따른 미세 패턴이 하부막에 형성된 상태를 나타내는 도면이다.

※ 도면의 주요부분에 대한 부호의 설명

11,21,31,41,51,61,71: 하부막 12,22,32,42,52,62: 포토레지스트 패턴

13,23,43,53,63: 폴리머 스페이서 24,64,74: 간격

상기 목적을 달성하기 위한 본 발명의 반도체장치 미세패턴의 형성방법은, 반도체장치 제조공정에서 특정 막 위에 포토레지스트 패턴을 형성하는 단계, 상기 포토레지스트 패턴 일부를 식각하여 측벽에 폴리머 스페이서를 형성하는 단계, 상기 포토레지스트 패턴과 상기 폴리머 스페이서에 이온주입을 실시하는 단계, 상기 포토레지스트 패턴과 상기 폴리머 스페이서를 식각 마스크로 사용하여 상기 특정 막을 식각하여 목적한 미세패턴을 형성하는 단계를 구비하여 이루어지는 것을 특징으로 한다.

이온주입의 각도는 0° 에서 2° 정도로 하는 것이 바람직하며, 이온주입시 도핑 에너지는 1000keV 이하로 유지하는 것이 바람직하다.

이하 도면을 참조하면서 본 발명의 일 실시예를 구체적으로 살펴보도록 한다.

도3은 패턴을 형성할 특정재질의 막 위로 포토레지스트 패턴이 형성된 상태를 나타낸 모양이다. 이때 포토레지스트 패턴(32)은 일반적인 노광, 현상을 통해 이루어지는 것이다. 이 포토레지스트 패턴은 렌즈의 해상도와 같은 노광기술의 한계로 추후에 상기 특정재질의 하부막(31)으로 형성할 목적 패턴보다는 사이 간격이 크게 형성되며 그 간격에 후속 공정에서 형성되는 폴리머 스페이서들의 두께가 감해진 것이 목적한 미세패턴 사이 간격이 될 것이다. 상기 특정재질의 하부막은 대개 폴리실리콘막이나 실리콘 산화막, 실리콘 질화막 등이 될 것이다.

도4는 도3의 상태에서 건식 플라즈마 식각장비에 의해 포토레지스트 패턴(42)이 일부 식각되면서 패턴 측벽에 폴리머(43)가 형성, 부착되는 상태를 나타낸 것이다. 이때 식각 가스(Etchant)로는 주로 CF₄, CHF₃, Ar 이 사용되는데 각각 5~15 sccm, 45~55 sccm, 500~1000 sccm 정도의 양이 공급되며, 식각 챔버 내부의 압력은 300~500 mT 플라즈마 형성을 위한 고주파 전력은 300~ 700 Watt 온도 -10~ 10℃ 정도이다.

도5은 포토레지스트 패턴(52) 측벽에 폴리머 스페이서(53)가 형성된 상태에서 본 발명의 특징단계인 이온주입이 이루어지는 것을 나타내는 도면이다. 이온주입은 일반적으로 포토레지스트에 행해졌을 때 포토레지스트를 경화시킨다고 알려져 있으며 포토레지스트가 식각시 에천트와 작용하여 형성되는 폴리머도 이온주입이 이루어질 때 그 에너지를 받아 경화가 이루어진다. 주입되는 이온은 P⁺, B⁺, BF₂ ⁺등 일반적인 불순물을 사용하면 되고 이온주입 에너지는 포토레지스트 및 폴리머의 경화와 밀접하게 상관되는데 1000keV 이하로 하는 것이 바람직하다. 한편 이온주입시의 본 발명의 목적과 관련하여 부작용이 생길 수 있다. 이는 대개 이온주입이 수직에서 대략 5° 내지 7°의 각으로 이루어지므로 이 패턴의 하부를 침식하여 선폭 등에 영향을 줄 수 있다는 것이다. 그러나 이온주입각을 0°으로 한다면 선폭에 영향을 주는 문제는 없으며 이온주입이 이루어진 하부막은 결정구조의 전위 (dislocation)가 발생되어 식각율이 증가할 것이므로 상대적으로 식각 소요시간이 줄어들고 따라서 폴리머 스페이서가 거의 제거되지 않고 식각을 통한 하부막 패턴형성이 빠르게 이루어질 수 있다.

도6은 도5와 같이 포토레지스트 패턴(62) 및 폴리머 스페이서(63)에 이온주입 처리를 한 상태에서 이들을 식각 마스크로 하부막(61)을 식각하여 패턴을 형성하는 상태를 나타내는 도면이다. 종래에는 이 과정에서 폴리머 스페이서가 빠르게 식각되어 폴리머 스페이서 하부의 특정재질의 막도 식각, 제거되는 문제가 있었으나 본 발명에서는 도시된 바와 같이 식각중에도 폴리머 스페이서가 이온주입을 통하여 경화되어 있어 그 형태를 유지하게 된다. 따라서 패턴 사이 간격(64)은 원하는 크기로 형성된다.

도7는 본 발명에 의한 미세 패턴이 하부막에 형성된 상태를 나타내며 도6에서 포토레지스트와 폴리머 스페이서를 제거하여 이루어진다. 포토레지스트로 형성한 포토레지스트 패턴에 비해 폴리머 스페이서만큼 패턴 사이 간격(74)이 좁아져 있다.

본 발명에 따르면 포토레지스트 식각과정에서 생성되는 폴리머로 이루어진 측벽 스페이서를 이온주입을 이용하여 경화시킴으로써 폴리머 스페이서를 식각마스크로 이용할 때 식각에 잘 견디게 하여 하부막의 미세패턴 형성에 안정적으로 이용할 수 있게 하는 효과가 있다. 부수적으로 이온주입으로 하부막의 전위가 이루어져 식각의 속도를 빨리할 수 있다.

Claims (4)

1. 반도체장치 제조공정에서 있어서,

   특정 막 위에 포토레지스트 패턴을 형성하는 단계;

   상기 포토레지스트 패턴을 일부 식각하여 측벽에 폴리머 스페이서를 형성하는 단계;

   상기 포토레지스트 패턴과 상기 폴리머 스페이서에 이온주입을 실시하는 단계; 및

   상기 포토레지스트 패턴과 상기 폴리머 스페이서를 식각 마스크로 사용하여 상기 특정 막을 식각하여 목적한 미세패턴을 형성하는 단계;

   를 구비하는 것을 특징으로 하는 반도체장치 미세패턴의 형성방법.
2. 제 1항에 있어서,

   상기 이온주입을 실시하는 단계는 이온의 주입각도를 수직에서 0° 에서 2° 정도로 하는 것을 특징으로 하는 반도체장치 미세패턴의 형성방법.
3. 제 2항에 있어서,

   상기 이온주입을 실시하는 단계는 도핑 에너지를 1000keV 이하로 하는 것을 특징으로 하는 반도체장치 미세패턴의 형성방법.
4. 제 1항, 제 2항, 제 3항 가운데 어느 한 항에 있어서,

   상기 폴리머 스페이서를 형성하는 단계는 식각 가스로 CF₄, CHF₃, Ar 을 각각 5~15 sccm, 45~55 sccm, 500~1000 sccm의 양으로 공급하며, 식각 챔버 내부의 압력은 300~500 mT 플라즈마 형성을 위한 고주파 전력은 300~ 700 Watt로 하는 것을 특징으로 하는 반도체장치 미세패턴의 형성방법.