KR20050059731A - 반도체소자의 패턴 형성방법 - Google Patents

반도체소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20050059731A
KR20050059731A KR1020030091446A KR20030091446A KR20050059731A KR 20050059731 A KR20050059731 A KR 20050059731A KR 1020030091446 A KR1020030091446 A KR 1020030091446A KR 20030091446 A KR20030091446 A KR 20030091446A KR 20050059731 A KR20050059731 A KR 20050059731A
Authority
KR
South Korea
Prior art keywords
pattern
forming
thin film
lower thin
implant
Prior art date
Application number
KR1020030091446A
Other languages
English (en)
Inventor
서재욱
이태혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030091446A priority Critical patent/KR20050059731A/ko
Publication of KR20050059731A publication Critical patent/KR20050059731A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

본 발명은 반도체소자의 패턴 형성방법을 개시한다. 개시된 발명은 반도체기판상에 형성된 하부박막상에 감광막패턴을 형성하는 단계; 상기 감광막패턴을 마스크로 상기 하부박막에 이온임플란트공정을 실시하여 상기 하부박막에 임플란트주입영역을 형성하는 단계; 및 상기 감광막패턴을 제거하고, 습식세정공정을 통해 상기 임플란트주입영역을 제거하여 상기 하부박막내에 원하는 패턴을 형성하는 단계;를 포함하여 구성되며, 포토리소그라피 공정 진행후 식각없이 직접적인 패터닝공정을 수행하여 원하는 패턴을 형성하는 것이다.

Description

반도체소자의 패턴 형성방법{Method for chemical mechanical polishing using slurry}
본 발명은 반도체소자의 패턴 형성방법에 관한 것으로서, 보다 상세하게는 포토리소그라피 공정 진행후 식각없이 직접적인 패터닝공정을 수행하여 패턴을 형성하는 반도체소자의 패턴 형성방법에 관한 것이다.
종래의 일반적인 반도체회로 형성방법은 노광공정에 의한 포토레지스트 패턴(PR)을 하부박막에 옮기기 위해 식각공정후 포토레지스트패턴을 제거하고 세정공정을 진행하였다.
또한, 요구되는 미세선폭의 크기가 매우 작아짐에 따라 PR만으로는 식각 배리어로서 부족하여 하드마스크 역할을 하는 질화막 등의 절연체를 이용하고 있는 실정이다.
이러한 종래기술에 따른 반도체소자 패턴 형성방법에 대해 도 1a 및 도 1b를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정단면도이다.
종래기술에 따른 반도체소자 패턴 형성방법은, 도 1a에 도시된 바와같이, 반도체기판(11)상에 패턴 형성용 하부박막(13)을 일정 두께만큼 증착한후 그 위에 포토레지스트막을 도포한다.
그다음, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 수행하여 상기 포토레지스트막을 패터닝하여 원하는 패턴을 형성하기 위한 포토레지스트막 패턴(15)을 형성한다.
이어서, 도 1b에 도시된 바와같이, 상기 포토레지스트막패턴(15)을 마스크로 상기 하부박막(13)을 선택적으로 제거하여 하부박막패턴(13a)을 형성한다.
그다음, 도 1c에 도시된 바와같이, 상기 잔류하는 포토레지스트막패턴(15)을 제거하고 기타 잔류물들을 제거하기 위한 세정공정 등을 진행하여 반도체소자 패턴 형성공정을 완료한다.
이러한 종래기술에 의하면, 포토공정, 식각공정, 세정공정 등 필요로 하는 공정의 수가 많다.
또한, 식각 공정상 신기술 또는 다층에 대한 식각 기술이 필요하다. 즉, 미세선폭의 경우 PR만으로 배리어가 되지 않아 하드마스크 식각 등의 식각 기술이 필요하다. 이로 인해 박막 도포 공정의 추가가 필요하게 된다.
그리고, 식각공정시 종말점(end of stop)을 알기 위해 과식각이 불가피하게 된다. 즉, 정확한 타겟의 식각을 위해 박막의 두께 등의 확인을 통한 공정확인이 필수이다.
그러므로, 이러한 단점들은 기술상의 어려움 뿐만 아니라 장비 및 재료투자비 등의 반도체 생산 단가에도 영향을 미치게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 포토리소그라피 공정 진행후 식각없이 직접적인 패터닝공정에 의해 원하는 패턴을 형성할 수 있어 제조공정을 단순화시킬 수 있는 반도체소자의 패턴 형성방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 패턴 형성방법은, 반도체기판상에 형성된 하부박막상에 감광막패턴을 형성하는 단계;
상기 감광막패턴을 마스크로 상기 하부박막에 이온임플란트공정을 실시하여 상기 하부박막에 임플란트주입영역을 형성하는 단계; 및
상기 감광막패턴을 제거하고, 습식세정공정을 통해 상기 임플란트주입영역을 제거하여 상기 하부박막내에 패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 패턴 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체소자의 패턴 형성방법 을 설명하기 위한 공정단면도이다.
본 발명의 일실시예에 따른 반도체소자 패턴 형성방법은, 도 2a에 도시된 바와같이, 반도체기판(미도시)상에 패턴 형성용 하부박막(21)을 증착한후 상기 하부박막(21)상에 포토레지스트막을 도포한다.
그다음, 포토리소그라피 공정기술을 이용한 노광 및 현상공정을 수행하여 상기 포토레지스트막을 패터닝하여 원하는 패턴 형성용 마스크로 사용하기 위한 포토레지스트막패턴(23)을 형성한다.
이어서, 도 2b에 도시된 바와같이, 상기 포토레지스트막패턴(23)을 마스크로 상기 하부박막(21)에 임플란트 도즈량 및 에너지를 조정하여 임플란트공정(25)을 실시하여 상기 하부박막(21)내에 임플란트주입영역(27)을 형성한다. 이때, 상기 하부박막(21)에 접합 즉, 임플란트주입영역이 형성되는 깊이가 후속공정인 세정시에 제거되는 박막의 깊이를 결정한다. 또한, 상기 임플란트 공정조건으로, 보론을 이용 하되, 2×E13의 도즈량과, 약 300 KeV의 이온에너지 및 4도의 틸트각을 이용한다.
그다음, 도 2c에 도시된 바와같이, 산소(O2) 플라즈마처리공정을 실시하여 포토레지스트막패턴(23)을 제거한다.
이어서, 도 2d 및 도 2e에 도시된 바와같이, 습식 세정공정(29)을 실시하여 상기 하부 박막(21)내의 임플란트주입영역(27)을 제거하므로써 하부박막(21)내에 원하는 패턴(31)을 형성한다. 이때, 상기 습식세정공정은 기존 에는 파티클 및 결함의 제거가 주 목적이었으나 여기에서는 패턴이 형성되는 직접 적인 공정으로 이용된다.
또한, 본 발명에서는 도핑 즉, 임플란트가 이루어진 결정은 정상적인 결정과 달리 세정에 의한 제거속도가 다른 점을 이용한 것이다. 이때, 상기 습식 세정공정시에 세정 BN을 이용하되, B는 H2SO4(황산) : H2O2(과산화수소) = 5 : 1, 온도는 100∼ 140 도이고, N은 NH4OH(암모니아) : H2O2(과산화수소) : DI 워터 = 1 : 4 : 20, 온도는 25∼ 45 도이다.
상기 본 발명에 따른 패턴 형성방법을 반도체소자 제조시에 적용한 결과, 도면에는 도시하지 않았지만, N웰 또는 C 웰 임플란테이션에 의해 결정상변화가 존재하는 활성영역이 후속 세정공정에 의해 파손되어 실리콘이 습식 제거된 것을 알 수 있다.
또한, 좌우의 필드산화막은 손상이 없으며 C 웰의 접합 깊이와 동일한 크기의 실리콘 손실이 발생하게 된다.
따라서, 본 발명의 기술을 이용하여 패턴을 형성하는 경우, 그 크기와 모양을 필요에 따라 변경이 가능하다. 특히, 산화막 등의 경계물을 만들어 주변으로의 습식 침투를 방지하므로써 원하는 모양, 크기를 얻을 수 있다.
또한, 임플란트 공정시에 도핑 에너지를 이용하여 하부박막의 제거깊이를 조절할 수가 있다.
한편, 도 3 내지 도 5는 본 발명의 다른 실시예들로서, 도 3은 다마신 공정에 적용한 경우이고, 도 4는 트렌치 분리막(STI) 공정에 적용한 경우이며, 도 5는 크기 및 깊이가 다른 다양한 패턴을 동시에 구현한 경우이다.
본 발명의 다른 실시예로, 도 3에 도시된 바와같이, 절연막(41)내에 임플란트공정을 진행한후 세정공정 을 통해 임플란트된 부분을 제거하여 다마신 콘택홀패턴(43)을 형성한다.
그다음, 상기 콘택홀패턴(43)내에 전도성 물질을 증착한후 이를 선택적으로 제거하여 반도체회로(45)를 형성한다.
한편, 본 발명의 또다른 실시예로, 도 4에 도시된 바와같이, 필드산화막이 형성될 실리콘기판(51)부분내에 임플란트공정을 실시한후 세정공정을 통해 임플 란트영역을 제거하여 필드산화막 형성용 콘택홀패턴(53)을 형성한다.
그다음, 기존과 동일한 공정을 통해 상기 필드산화막 형성용 콘택홀패턴(53) 에 필드 산화막 형성공정을 실시하여 필드산화막(미도시)을 형성한다.
또한편, 본 발명의 또다른 실시예로, 도 5에 도시된 바와 같이, 필드산화막이 형성될 실리콘기판(51)에 다양한 임플란트 조건을 이용한 임플란트 공정을 실시한후 세정공정을 통해 크기 및 깊이가 다른 다양한 콘택홀패턴(63a)(63b)(63c)을 동시헤 구현할 수도 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 패턴 형성방법에 의하면, 포토리소그라피 공정 진행후 식각없이 직접적인 패터닝공정에 의해 원하는 패턴을 형성할 수 있어 제조공정을 단순화시킬 수 있다.
또한, 반도체소자의 회로가 미세화됨에 따라 포토레지스트 CD의 균일도가 떨어지게 되나, 임플란테이션의 효과에 의해 평균에 도달하게 되어 최종 패턴의 균일도가 향상된다.
따라서, 이러한 효과에 의해 장비 및 신물질 등에 대한 추가비용이 절감된다.
그리고, 일반적인 형태의 라인뿐만 아니라 콘택홀 및 기타 분리패턴 등의 구현도 가능하다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1a 내지 도 1c는 종래기술에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 공정단면도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체소자의 패턴 형성방법 을 설명하기 위한 공정단면도,
도 3은 본 발명의 다른 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정단면도,
도 4는 본 발명의 또다른 실시예에 따른 반도체소자의 패턴 형성 방법을 설명하기 위한 공정단면도,
도 5는 본 발명의 또다른 실시예에 따른 반도체소자의 패턴 형성방법을 설명 하기 위한 단면도.
[도면부호의설명]
21 : 하부박막 23 : 포토레지스트막패턴
25 : 임플란트공정 27 : 임플란트주입영역
29 : 습식 세정공정 31 : 패턴

Claims (6)

  1. 반도체기판상에 형성된 하부박막상에 감광막패턴을 형성하는 단계;
    상기 감광막패턴을 마스크로 상기 하부박막에 이온임플란트공정을 실시하여 상기 하부박막에 임플란트주입영역을 형성하는 단계; 및
    상기 감광막패턴을 제거하고, 습식세정공정을 통해 상기 임플란트주입영역을 제거하여 상기 하부박막내에 원하는 패턴을 형성하는 단계;를 포함하여 구성되는 것을 특징으로하는 반도체소자의 패턴 형성방법.
  2. 제1항에 있어서, 상기 감광막패턴은 산소 플라즈마처리에 의해 제거하는 것을 특징으로하는 반도체소자의 패턴 형성방법.
  3. 제1항에 있어서, 상기 습식세정공정시에 BN을 이용하되, B는 H2SO4(황산) : H2O2(과산화수소) = 5 : 1 이고, N은 NH4OH(암모니아) : H2O 2(과산화수소) : DI 워터=1:4:20 인 것을 특징으로 하는 반도체 소자의 마스크패턴 형성방법.
  4. 제3항에 있어서, 상기 B의 온도는 100∼ 140도이고, N의 온도는 25∼ 45도인 것을 특징으로 하는 반도체 소자의 마스크패턴 형성방법.
  5. 제1항에 있어서, 상기 이온임플란트공정은, 보론을 이용하되 2×E13의 도즈량과, 약 300 KeV의 이온에너지 및 4도의 틸트각을 이용하는 것을 특징으로하는 반도체소자의 패턴 형성방법.
  6. 제1항에 있어서, 상기 패턴 형성방법은 라인패턴, 콘택홀패턴 및 소자분리막패턴 형성시에 적용하는 것을 특징으로하는 반도체소자의 패턴 형성방법.
KR1020030091446A 2003-12-15 2003-12-15 반도체소자의 패턴 형성방법 KR20050059731A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030091446A KR20050059731A (ko) 2003-12-15 2003-12-15 반도체소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091446A KR20050059731A (ko) 2003-12-15 2003-12-15 반도체소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20050059731A true KR20050059731A (ko) 2005-06-21

Family

ID=37252604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091446A KR20050059731A (ko) 2003-12-15 2003-12-15 반도체소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20050059731A (ko)

Similar Documents

Publication Publication Date Title
KR20020061480A (ko) 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
US20180047585A1 (en) Method of fabricating a semiconductor structure
KR100666892B1 (ko) 반도체 장치의 제조방법
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US5563098A (en) Buried contact oxide etch with poly mask procedure
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US6699766B1 (en) Method of fabricating an integral capacitor and gate transistor having nitride and oxide polish stop layers using chemical mechanical polishing elimination
JP2000235969A (ja) 半導体装置の製造方法
KR20050059731A (ko) 반도체소자의 패턴 형성방법
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
US20040092126A1 (en) Method for preventing reworked photoresist from collapsing
KR100632422B1 (ko) 반도체 기판내에 구조를 형성하는 방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100602094B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100460718B1 (ko) 금속 절연체 금속 캐패시터 제조 방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP3550276B2 (ja) 半導体装置の製造方法
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR20010027172A (ko) 반도체 장치의 패턴 형성방법
KR20000066421A (ko) 반도체 미세패턴 형성방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100370159B1 (ko) 반도체 소자의 제조방법
KR20020010806A (ko) 반도체소자의 소자분리막 형성 방법
JPH04267337A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application