JP3550276B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3550276B2
JP3550276B2 JP19584997A JP19584997A JP3550276B2 JP 3550276 B2 JP3550276 B2 JP 3550276B2 JP 19584997 A JP19584997 A JP 19584997A JP 19584997 A JP19584997 A JP 19584997A JP 3550276 B2 JP3550276 B2 JP 3550276B2
Authority
JP
Japan
Prior art keywords
opening
mask pattern
etching
polysilicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19584997A
Other languages
English (en)
Other versions
JPH1140547A (ja
Inventor
尚克 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP19584997A priority Critical patent/JP3550276B2/ja
Publication of JPH1140547A publication Critical patent/JPH1140547A/ja
Application granted granted Critical
Publication of JP3550276B2 publication Critical patent/JP3550276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、特に異方性エッチング法を用いて微細な開口部を形成する工程を含む半導体装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、半導体集積回路装置は、その高集積化が著しい速度で進んでいる。この高集積化を進めるために、回路パターンの微細化は必須要件であり、現在、微細な回路パターンを形成するために、種々の微細加工技術が開発されている。
【0003】
微細加工技術の中で、回路パターンを形成するためのエッチングにおいて、微細でアスペクト比(開口部の直径に対する開口部の深さの比)の高い回路パターンを形成する場合、一般にアスペクト比が増加するのに伴いエッチングの速度が低下する。
【0004】
しかし、真空度の高い条件でエッチングを行えば、アスペクト比の増加に伴うエッチング速度の低下の抑制することができるので、より高真空度で、安定したプラズマ放電の可能なエッチング技術がこれまでに開発されてきた。例えば、電子サイクロトロン共鳴(Electron Cyclotron Resonance : ECR)方式、誘導結合プラズマ方式、ヘリコン波プラズマ方式等の高真空度(例えば、10mTorr以下)で、かつ高密度のプラズマを発生させることができる装置が開発され、より微細な回路パターンを形成するためのエッチングが可能になった。
【0005】
以上のエッチング方法は、溶液を使用せずに行うので、ドライエッチングと呼ばれる。このドライエッチングと呼ばれる方法は、導入ガスに高周波電界を印加することにより発生させたプラズマ中の活性粒子とエッチング対象物との化学反応を利用した方法である。この方法により、微細な回路パターンを精度良く加工することができる。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のパターン形成方法には、以下のような課題が生じる。
微細で高アスペクト比のコンタクトホール等の開口部を、高真空度かつ高密度プラズマという条件下で異方性エッチングすることにより形成すると、エッチング用マスクの表面付近が帯電し、エッチングにより形成される開口部にボウイング(bowing)と呼ばれる形状異常が発生する。これは、開口部の中腹部が弓状に膨らむ現象である。
【0007】
また、コンタクトホール等の開口部をエッチングすることにより形成する場合、エッチング中に開口部内のある深さのところでエッチングが停止してしまう、エッチストップと呼ばれる現象が発生する。
【0008】
本発明は、上記の課題を解決するために、アスペクト比が高く、かつ形状の良好なコンタクトホール等の微細パターンを形成する工程を含む半導体装置の製造方法を提供するものである。
【0009】
【課題を解決するための手段】
本発明では、以下に述べるような手段を用いて上記の課題を解決する。
コンタクトホール等の開口部の異常発生を防止するために、半導体基板上の絶縁膜に開口部等のパターンを形成する方法において、まず、前記絶縁膜上に第1の導電膜を形成し、前記第1の導電膜に第1の開口部を形成する。次に、前記第1の開口部を覆うように、前記第1の導電膜と実質的に同程度の導電性を有する第2の導電膜を形成した後、前記第1の開口部の側壁にのみ前記第2の導電膜を残すように前記第2の導電膜を除去する。そして、前記第1及び第2の導電膜の中に不純物を注入し、前記第1及び第2の導電膜をマスクとして、前記絶縁膜に第2の開口部を形成する。
【0010】
コンタクトホール等の開口部を形成する時にエッチングが停止してしまうのを防止するために、前記絶縁膜上に生成される、開口部を形成するためのマスクの厚さを600nmより薄くする。あるいは、前記第1の導電膜に、傾斜状の側壁を有する開口部を形成する。
【0011】
【発明の実施の形態】
本発明の実施の形態を、半導体基板上の絶縁膜に微細な開口部を形成する場合において、以下に図を参照しながら説明する。
【0012】
図1に、本発明の第1の実施の形態を示す。
図1(a)に示すように、シリコン基板11の表面上に、CVD法により膜厚が500〜1500nmのCVD絶縁膜12及び膜厚が150〜300nmのノンドープの第1ポリシリコン膜13を順に堆積させる。この第1ポリシリコン膜13は、ノンドープなので、ドープされたポリシリコンよりも導電性が低い。ドープされたポリシリコンでは、ノンドープのポリシリコンよりもエッチング速度が速くなりエッチングの制御性が低下する。従って、エッチングの制御性を低下させないように、例えば、ドープされたポリシリコンよりも導電性の低いノンドープのポリシリコンを堆積させるのである。その後、フォトリソグラフィプロセスにより、開口部14Aを有するフォトレジストマスクパターン14Bを得る。
【0013】
次に、図1(b)に示すように、フォトレジストマスクパターン14Bを用いて高真空度かつ高密度のプラズマにより異方性エッチングを施して、第1ポリシリコン膜13に開口部13Aを形成する。この開口部13Aはフォトレジストマスク14の開口部14Aと同じ寸法である。その結果、マスクパターン13Bが得られる。また、現在のフォトレジストプロセスにより形成可能な開口部13Aの最小口径は約250nmである。
【0014】
次に、図1(c)に示すように、レジスト除去プロセスによりフォトレジストマスクパターン14Bを除去した後、開口部13Aを覆うようにノンドープの第2ポリシリコン膜15を、第1ポリシリコン13を堆積させる時と同じデポジション条件で、100〜150nmの厚さで堆積させる。この第2ポリシリコン膜15も、それに対するエッチングの制御性の低下を防止するために、不純物がドープされたポリシリコンよりも導電性の低いノンドープのポリシリコン膜になっている。
【0015】
次に、図1(d)に示すように、第2ポリシリコン膜15の主表面に対して垂直方向に異方性エッチングを行う。この時のエッチングは、図1(b)で示した開口部13Aを形成した時と同様に、高真空度かつ高密度のプラズマを発生させて行う。このエッチングにより、マスクパターン13Bにおける開口部13Aの側壁にのみ第2ポリシリコン膜15が残るように、第2ポリシリコン膜15を除去する。この結果、第1ポリシリコン膜13から成るマスクパターン13B及び第2ポリシリコン膜15から成るマスクパターン15Bによって構成された、開口部15Aを有するマスクパターン16が得られる。また、この開口部15Aの口径は、開口部13Aを最小口径の約250nmに形成し、かつ第2ポリシリコン膜15を約100nmの厚さで堆積させたとすれば約50nmとなる。
【0016】
次に、図1(e)に示すように、マスクパターン16に不純物を含ませる。この不純物としては、例えば燐(P)または砒素(As)が用いられる。燐(P)の場合は約50keVの加速度エネルギーを与え、砒素(As)の場合は約70keVの加速度エネルギー与えることにより、約1×1016原子/cmの注入量でイオン注入する。その後、窒素ガス雰囲気中で温度を850℃にして熱処理を行う。このイオン注入により、マスクパターン16の導電性が高くなる。
【0017】
最後に、図1(f)に示すように、マスクパターン16を用いて高真空度かつ高密度のプラズマにより異方性エッチングを行い、CVD絶縁膜12に開口部12Aを形成する。
【0018】
以上のように開口パターンを形成することにより、次のような効果が現われる。
図1(a)及び(c)に示したように、第1ポリシリコン膜13及び第2のポリシリコン膜16は、同じノンドープであり、かつ同じデポジション条件で堆積させているので工程の複雑化を招くことはない。
【0019】
また、図1(e)に示したように、不純物イオンを注入することによりマスクパターン16の導電性を高くしているので、エッチング時に発生するプラズマによりマスクパターン16が帯電することはない。従って、帯電したマスクパターン16はエッチングイオンに対して影響を与えない。つまり、エッチングイオンの進行方向が曲げられることはないので、後の図1(f)に示した工程では、ボウイング等の形状異常がない開口部12AをCVD絶縁膜12に形成することができる。
【0020】
一般に、エッチングにより絶縁膜に形成された開口部の口径の最大値(中腹部の口径)をT、開口部の口径が最大となる位置の絶縁膜とマスクパターンとの境界面からの距離をHとすると、開口径の最大値Tと距離Hとの関係は、エッチング条件によって変化する。例えば、エッチング圧力を高くすると開口径の最大値Tは小さくなり、距離Hは大きくなる。マスクパターン表面の開口径Tが比較的大きい(例えば、300nm以上)場合には、エッチング条件を適切に設定することにより、ボウイングを実用上問題がない程度に抑えることができる。
【0021】
しかし、開口径Tが比較的小さい(例えば、200nm以下)場合には、開口径Tに対する開口径の最大値Tの相対寸法比が大きくなってしまい、隣接して形成された開口部同士が接近するので、開口部に埋め込んで形成される電極同士が接触してしまう。
【0022】
そこで、上述した本発明の第1の実施の形態のように開口部を形成すれば、以上の課題を解決することができ、アスペクト比が高く、かつ形状の良好な開口部を形成することができる。
【0023】
図2は、燐(P)をイオン注入したポリシリコンから成るマスクパターンを用いた場合の、絶縁膜に形成した開口部のボウイングの発生の変化を示した結果である。図2において、横軸はマスクパターンの開口部の口径を、縦軸はボウイングが発生する位置の絶縁膜上面からの距離を表わしている。この図からわかるように、本発明の第1の実施の形態の燐(P)をイオン注入したマスクパターンを用いた場合、ボウイングが発生する位置の絶縁膜上面からの距離は、従来のノンドープのポリシリコンのマスクパターンを用いた場合よりも大きくなっている。つまり、開口部の深い位置においてボウイングが発生している。そして、今回特に、燐(P)または砒素(As)のマスクパターンに対する注入量を1×1016原子/cm以上にすることによって、ボウイングは実用上問題のない程度に抑制できることを見い出した。この1×1016原子/cmという注入量の値はポリシリコンマスクパターンにおける5×1020cm−3という燐(P)または砒素(As)の濃度に相当するので、ポリシリコンマスクパターンにおける不純物濃度を5×1020cm−3以上にすることにより、ボウイングの発生を実用上問題がない程度に抑制することができる。
【0024】
図3は、本発明の第2の実施の形態を示す。
図3(a)に示すように、シリコン基板31の表面上にCVD法により膜厚が500〜1500nmのCVD絶縁膜32を堆積させる。次に、膜厚が300nmのノンドープの第1ポリシリコン膜33を堆積させる。その後、フォトリソグラフィプロセスにより、開口部34Aを有するフォトレジストマスクパターン34Bを得る。
【0025】
次に、図3(b)に示すように、フォトレジストマスクパターン34Bを用いて高真空度かつ高密度のプラズマにより異方性エッチングを施して、第1ポリシリコン膜33に開口部33Aを形成する。この開口部33Aはフォトレジストマスク34の開口部34Aと同じ寸法である。その結果、マスクパターン33Bが得られる。
【0026】
次に、図3(c)に示すように、レジスト除去プロセスによりフォトレジストマスクパターン34Bを除去した後、開口部33Aを覆うようにノンドープの第2ポリシリコン膜35を堆積させる。
【0027】
次に、図3(d)に示すように、第2ポリシリコン膜35の主表面に対して垂直方向に異方性エッチングを行う。この時のエッチングは、図3(b)で示した開口部33Aを形成した時と同様に、高真空度かつ高密度のプラズマを発生させて行う。このエッチングにより、マスクパターン33Bにおける開口部33Aの側壁にのみ第2ポリシリコン膜35が残るように、第2ポリシリコン膜35を除去する。この結果、第1ポリシリコン膜33から成るマスクパターン33B及び第2ポリシリコン膜35から成るマスクパターン35Bによって構成された、開口部35Aを有するマスクパターン36が得られる。
【0028】
次に、図3(e)に示すように、マスクパターン36を用いて高真空度かつ高密度のプラズマにより異方性エッチングを行い、CVD絶縁膜32に開口部32Aを形成する。
【0029】
以上のように、マスクパターン36の膜厚を600nmよりも薄く(第2の実施の形態においては300nm)形成したことにより、以下のような効果が現われる。
【0030】
図4は、図3(e)に示した開口部形成のためのエッチングを行った時の、エッチング時間に対する開口部の深さの変化を表わした図である。
【0031】
従来技術との比較のために、図5に、本発明の第2の実施の形態と同じ開口部形成工程で、ポリシリコン膜から成るマスクパターンの膜厚が600nmの場合の、エッチング時間に対する開口部の深さの変化を示す。
【0032】
開口部の口径は、0.07μm、0.10μm、0.12μm、0.14μmの場合について、エッチング時間に対する開口部の深さの変化を調べた。
【0033】
従来技術では、図5からわかるように、口径が0.07μm、0.10μmである微細な開口部を形成する場合、エッチング時間が1分を超えると、エッチングできる深さが約1.0μm以下になってしまい、後に配線を形成することができなくなってしまう。
【0034】
それに対して、本発明の第2の実施の形態では、図4からわかるように、エッチングにより形成した開口部の深さは、開口部の全口径において、エッチング時間にほぼ比例して深くなっており、エッチストップが発生しない。以上のように、第1ポリシリコン膜及び第2ポリシリコン膜から成るマスクの厚さを600nmより薄く形成することにより、図5で示したエッチストップ発生という課題を解決することができる。
【0035】
図6は、本発明の第3の実施の形態を示す。
第3の実施の形態では、開口部の形成工程において、CVD絶縁膜に対するエッチング速度(R絶縁膜)と、第1ポリシリコン膜及び第2ポリシリコン膜からマスクパターンに対するエッチング速度(Rpoly−Si)との比率が低い、すなわち、選択比(=R絶縁膜/Rpoly−Si)が低い条件でCVD絶縁膜をエッチングしなければならない場合でも所定寸法の開口部が得られるように、以下の形成工程にしたがってCVD絶縁膜に開口を形成した。
【0036】
この第3の実施の形態は、第1ポリシリコン膜及び第2ポリシリコン膜から成るマスクの厚さをある程度厚く(例えば、500nm)しても、エッチストップの発生を防止することができるエッチング方法を提供するものである。
【0037】
まず、図6(a)に示すように、CVD法によりシリコン基板61の表面上に膜厚が500〜1500nmのCVD絶縁膜62及び膜厚が約500nmのノンドープの第1ポリシリコン膜63を順に堆積させる。その後、フォトリソグラフィプロセスにより開口部64Aを有するフォトレジストマスクパターン64Bを形成する。
【0038】
次に、図6(b)に示すように、フォトレジストマスクパターン64Bを用いて、高真空度のプラズマを発生させ、第1ポリシリコン膜63に開口部63Aをエッチングすることにより形成して第1ポリシリコン膜63から成るマスクパターン63Bを得る。ここで、このマスクパターン63Bは、その開口部63Aの側壁が傾斜を有するように、すなわち、テーパー状に形成される。このようなテーパー状の開口部63Aを形成するためのエッチングは、例えば、ECR方式のエッチング装置を用いて、5mTorrの圧力、100sccmの塩素ガス、50W以上の比較的高い高周波バイアスという条件の下で行うことにより可能である。また、テーパー角(マスクパターンの主表面と開口部の側壁面とのなす角)θの大きさは、エッチング装置の電極の温度や高周波バイアスの出力をコントロールすることにより、容易に制御できる。そして、第1ポリシリコン膜63の膜厚が500nmである場合、エッチストップの発生を抑制できるテーパー角θの適当な大きさは約80°である。
【0039】
次に、図6(c)に示すように、レジスト除去プロセスによりフォトレジストマスクパターン64Bを除去した後、テーパー状の開口部63Aを覆うようにノンドープの第2ポリシリコン膜65を、第1ポリシリコン63を堆積させる時と同じデポジション条件で、100〜150nmの厚さで堆積させる。この第2ポリシリコン膜65も、それに対するエッチングの制御性の低下を防止するために、不純物がドープされたポリシリコンよりも導電性の低いノンドープのポリシリコン膜になっている。
【0040】
次に、図6(d)に示すように、第2ポリシリコン膜65の主表面に対して垂直方向に異方性エッチングを行う。この時のエッチングも、図1(b)で示した開口部13Aを形成した時と同様に、高真空度かつ高密度のプラズマを発生させて行う。このエッチングにより、マスクパターン63Bにおける開口部63Aの側壁にのみ第2ポリシリコン膜65が残るように、第2ポリシリコン膜65を除去する。この結果、第1ポリシリコン膜63から成るマスクパターン63B及び第2ポリシリコン膜65から成るマスクパターン65Bによって構成された、開口部65Aを有するマスクパターン66が得られる。このマスクパターン66において、その開口部65Aの側壁の形状は、マスクパターン63Bの開口部63Aのテーパー状の側壁の形状を反映した形状、すなわちテーパー状になっている。
【0041】
最後に、図6(e)に示すように、マスクパターン66を用いて、高真空度かつ高密度のプラズマにより異方性エッチングを行い、CVD絶縁膜62に開口部62Aを形成する。
【0042】
以上のように、ポリシリコン膜から成るマスクパターンの開口部の側壁に傾斜を持たせることによって得られる効果について、図7を参照しながら以下に説明する。
【0043】
図7は、絶縁膜に口径が0.1μmの開口部を形成するためのエッチングをする時の、エッチング時間に対するエッチングされた開口部の深さの関係を表わしている。ここでは、ポリシリコン膜から成るマスクパターンの厚さが500nmで、テーパー角が80°と90°の場合について比較する。
【0044】
図7から明らかなように、マスクパターンのテーパー角が90°の場合、エッチング時間が1分を超えると、エッチングされた開口部の深さの増加率が減少し、エッチング時間が2分以上になると、エッチングされた開口部の深さは0.75μmから変化しなくなってしまう。すなわち、エッチストップが起きてしまう。これに対して、マスクパターンのテーパー角が80°の場合は、エッチストップが生じることなく、エッチング時間の経過に伴ってエッチングされた開口部の深さは直線的に増加している。
【0045】
以上のように、ポリシリコン膜から成るマスクパターンの開口部の側壁に傾斜を持たせることによりエッチストップの発生を防止することができる。この要因として推定されることは次の通りである。
【0046】
マスクパターン開口部の側壁をテーパー状に形成することにより、側壁をマスクパターンの主表面に対して垂直に形成した時よりも、帯電したマスクパターン部の占有領域が減少する。すると、エッチング粒子と帯電したマスクパターン部との距離が大きくなり、帯電したマスクパターン部のエッチング粒子に対する影響が小さくなる。従って、エッチング粒子の進行方向が曲げられることはなく、確実に開口部形成のためのエッチングを行うことができる。
【0047】
また、マスクパターンのテーパー角の最適値、つまりエッチストップの発生を防止することができる時の値は、マスクパターンの厚さや、エッチング条件に大きく左右されるが、テーパー角が45°以上90°未満の範囲内であれば、エッチストップの発生を防止することができるという効果が実験により確認されている。
【0048】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、ノンドープのポリシリコン膜から成るマスクパターンに、濃度が5×1020cm−3以上の燐(P)または砒素(As)をイオン注入することによりマスクパターンの導電性をその形成時よりも高くしているので、ボウイング等の形状異常がない開口部をCVD絶縁膜に形成することができる。
【0049】
また、本発明に係る半導体装置の製造方法では、ノンドープのポリシリコン膜から成るマスクパターンの膜厚を600nmより薄くする、例えば300nmにすることにより、微細なコンタクトホールをエッチングして形成する際のエッチストップ発生を防止することができる。その結果、高アスペクト比の開口パターンの形成が可能となる。
【0050】
また、本発明に係る半導体装置の製造方法では、ノンドープのポリシリコン膜から成るマスクパターンの開口部の側壁の形状をテーパー状に形成することにより、マスクパターンの膜厚を厚く、例えば500nmに形成しても、エッチストップの発生を防止することができる。また、マスクパターンの膜厚を厚めに設定できるので、微細なコンタクトホール形成のためのエッチング時にマスクパターンの開口部が拡大したり、マスクパターン自体がなくなってしまうことがなくなる。その結果、高アスペクト比の開口パターンの形成が可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態におけるノンドープのポリシリコン膜から成るマスクパターンに不純物をイオン注入する工程を含む半導体装置の製造方法を表わした図である。
【図2】本発明の第1の実施の形態における、燐(P)をイオン注入したポリシリコンから成るマスクパターンを用いた場合の、絶縁膜に形成した開口部のボウイングの発生の変化を示した図である。
【図3】本発明の第2の実施の形態における、ノンドープのポリシリコンから成るマスクパターンの膜厚を300nmにした場合の半導体装置の製造方法を表わした図である。
【図4】本発明の第2の実施の形態における、エッチング時間に対する開口部の深さの変化を表わした図である。
【図5】本発明の第2の実施の形態と同じ開口部形成工程で、マスクパターンの膜厚が600nmの場合の、エッチング時間に対する開口部の深さの変化を表わした図である。
【図6】本発明の第3の実施の形態における、ポリシリコン膜から成るマスクパターンの開口部の側壁をテーパー状に形成した場合の半導体装置の製造方法を表わした図である。
【図7】本発明の第3の実施の形態において絶縁膜に口径が0.1μmの開口部を形成するためのエッチングをする時の、エッチング時間に対するエッチングされた開口部の深さの関係を表わした図である。
【符号の説明】
11,31,61:シリコン基板
12,32,62:CVD絶縁膜
13,33,63:第1ポリシリコン膜
13A,33A,63A:開口部(第1ポリシリコン膜)
13B,33B,63B:マスクパターン(第1ポリシリコン膜)
14A,34A,64A:開口部(フォトレジスト)
14B,34B,64B:フォトレジストマスクパターン
15,35,65:第2ポリシリコン膜
15A,35A,65A:開口部(第2ポリシリコン膜)
15B,35B,65B:マスクパターン(第2ポリシリコン膜)
16,36,66:マスクパターン

Claims (3)

  1. 半導体基板上に絶縁膜を形成する工程と、
    前記絶縁膜上に第1のノンドープポリシリコン膜を形成する工程と、
    第1のノンドープポリシリコン膜に第1の開口部を形成することによって、前記第1のノンドープポリシリコン膜からなる第1のパターンを形成する工程と、
    前記第1の開口部における前記第1のパターンの側壁に第2のノンドープポリシリコン膜を形成することによって、前記第2のノンドープポリシリコン膜からなる第2のパターンを形成する工程と、
    前記第1及び前記第2のパターンに不純物を注入する工程と、
    前記不純物が注入された前記第1及び前記第2のパターンをマスクとして、前記絶縁膜に第2の開口部を形成する工程とを有することを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記不純物として、燐または砒素を用いることを特徴とする半導体装置の製造方法。
  3. 請求項1又は2記載の半導体装置の製造方法において、
    前記第1のノンドープポリシリコン膜は、150nm〜300nmの間の厚さで前記絶縁膜上に形成されることを特徴とする半導体装置の製造方法。
JP19584997A 1997-07-22 1997-07-22 半導体装置の製造方法 Expired - Fee Related JP3550276B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19584997A JP3550276B2 (ja) 1997-07-22 1997-07-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19584997A JP3550276B2 (ja) 1997-07-22 1997-07-22 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004034706A Division JP2004140415A (ja) 2004-02-12 2004-02-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH1140547A JPH1140547A (ja) 1999-02-12
JP3550276B2 true JP3550276B2 (ja) 2004-08-04

Family

ID=16348041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19584997A Expired - Fee Related JP3550276B2 (ja) 1997-07-22 1997-07-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3550276B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080011559A (ko) * 2006-07-31 2008-02-05 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JPH1140547A (ja) 1999-02-12

Similar Documents

Publication Publication Date Title
US6284666B1 (en) Method of reducing RIE lag for deep trench silicon etching
EP0536968A2 (en) Process for forming contact holes in the fabrication of semi-conducteur devices
US5563098A (en) Buried contact oxide etch with poly mask procedure
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
JP3550276B2 (ja) 半導体装置の製造方法
JP2000235969A (ja) 半導体装置の製造方法
JPH10144633A (ja) 半導体装置の製造方法
JP2690860B2 (ja) 半導体物質の非等方性エッチング方法
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JP2004140415A (ja) 半導体装置の製造方法
JPS6047738B2 (ja) 半導体装置のコンタクト形成方法
JP3376348B2 (ja) 半導体装置の製造方法、及び半導体装置
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
JPH0950968A (ja) 半導体素子製造方法および半導体素子
JP2639402B2 (ja) 酸化物層のテーパーエッチング方法
JP2602285B2 (ja) 半導体装置の製造方法
JPH10223756A (ja) コンタクトホールの形成方法
JPH05267255A (ja) 配線形成法
KR930008841B1 (ko) 반도체 제조중 콘택트홀의 형성방법
JPH088196A (ja) タングステンのパターン形成方法
JP2000340543A (ja) ドライエッチング方法および装置
JP2001176860A (ja) 半導体装置の製造方法及び半導体製造装置
JPH06318576A (ja) ドライエッチング方法
CN112864012A (zh) 半导体结构及其形成方法
JPH09162162A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080430

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090430

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100430

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110430

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120430

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 10

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees