KR0171733B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR0171733B1
KR0171733B1 KR1019950026990A KR19950026990A KR0171733B1 KR 0171733 B1 KR0171733 B1 KR 0171733B1 KR 1019950026990 A KR1019950026990 A KR 1019950026990A KR 19950026990 A KR19950026990 A KR 19950026990A KR 0171733 B1 KR0171733 B1 KR 0171733B1
Authority
KR
South Korea
Prior art keywords
contact hole
forming
conductive layer
etching
mask
Prior art date
Application number
KR1019950026990A
Other languages
English (en)
Other versions
KR970013051A (ko
Inventor
김상욱
이해정
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950026990A priority Critical patent/KR0171733B1/ko
Priority to CN96113323A priority patent/CN1077725C/zh
Priority to TW085110470A priority patent/TW374203B/zh
Priority to US08/697,834 priority patent/US5767019A/en
Publication of KR970013051A publication Critical patent/KR970013051A/ko
Application granted granted Critical
Publication of KR0171733B1 publication Critical patent/KR0171733B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서; 전도층 상에 층간절연용 제1절연막을 형성하는 제1단계; 콘택홀 마스크를 사용하여 상기 전도층의 일부가 노출되도록 상기 제1절연막을 건식식각하는 제2단계; 전체구조 상부에 스페이서용 제2절연막을 형성하는 제3단계; 및 전체구조 상부를 마스크 사용없이 전면식각하여 건식식각된 부위의 상기 제1절연막 측벽에 제2절연막 스페이서를 형성하는 제4단계를 포함하여, 콘택홀의 개구부가 넓어지도록 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법에 관한 것으로, SOSCON 식각 공정을 통하여 통상적인 I-LINE 노광기술로도 0.2㎛이하의 미세 콘택홀을 형성할 수 있으며, 콘택홀 입구 부위를 경사지게하여 넓혀 줌으로써 후속 증착 공정의 불량한 층 덮힘(Step Coverage) 특성을 보완할 수 있다. 또한 동일한 두께의 스페이서 산화막을 식각하므로 하부전도층의 손실도 안정적으로 조절할 수 있고, 스페이서에 의해 콘택홀 측벽에 요철생성을 방지하므로써, 결국 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.

Description

반도체 소자의 콘택홀 형성 방법
제1a도 내지 제1c도는 종래의 콘택홀 형성 공정도.
제2도는 다른 종래기술에 따른 콘택홀 단면도.
제3도는 또다른 종래기술에 따른 콘택홀 단면도.
제4a도 내지 제4c도는 본 발명의 일실시예에 따른 콘택홀 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부전도층 2 : 층간절연막
3 : 콘택 마스크 4 : 스페이서 절연막
본 발명은 반도체 제조 공정중 콘택홀 형성 방법에 관한 것으로, 특히, 경사 스페이서(Spacer) 콘택 식각을 이용한 콘택홀 형성 방법에 관한 것이다.
일반적으로, 반도체 제조 공정중 절연층를 사이에 두고 형성되는 상부 전도층 및 하부전도층을 전기적으로 연결할 때, 일정부위의 층간절연막을 식각하여 전기적 연결 통로 역할을 하도록 하는 콘택홀 형성 공정을 실시하고 있다.
한편, 반도체 소자가 점차 고집적화 돠어가면서, 콘택홀의 높이는 높아지고 콘택홀의 크기는 작아지게 되어 상부전도층의 층덮힘이 나빠지게 된다.
따라서, 콘택 홀 입구 부위를 넓혀 주는 방법으로, 콘택 홀 형성을 위한 절연층 식각시 습식식각 및 건식식각을 병행하여 콘택홀을 와인 글라스(Wine Glass) 모양으로 형성하고 있다.
제1a도 내지 제1c도는 종래의 콘택홀 형성 공정도로서, 종래에는 먼저, 제1a도에 도시된 바와같이 콘택홀 마스크(3)를 사용하여 하부 전도막(1) 상에 형성된 층간절연막(2)의 일부를 습식식각한 상태이고, 제1b도는 계속해서 상기 콘택홀 마스크(3)를 사용하여 잔류 층간절연막(2)을 건식식각한 상태한 다음, 제1c도에 도시된 바와같이 콘택홀 마스크(3)를 제거한다.
그러나, 습식식각의 단면 모양을 조절(제1c도에서 a와 b의 비(比)의 조절)하기 어렵고, 콘택홀 마스크보다 작은 콘택홀을 형성할 수 없으며 공정 단계가 많다는 문제점이 있다.
제2도는 다른 종래기술에 따른 콘택홀 단면도로서, 하부전도층(1)상의 층간절연막(2)을 콘택 홀 마스크(도면에 도시되지 않음)를 사용하여 건식식각을 실시하고, 콘택 홀 마스크를 제거한 후 다시 전면 식각을 실시하여 콘택홀 입구를 넓고 경사지게 식각한 상태이다.
그러나, 건식식각후 전면식각을 실시하는 방법은 보다 간단한 공정으로 양호한 단면 모양을 얻을 수 있지만, 주어진 콘택홀 마스크 크기 보다 작은 콘택홀을 형성할 수 없으며 경사도가 조절하면서 동시에 하부층 손상을 안정적으로 조절하기가 매우 힘든 단점이 있으며, 층간절연막은 통상적으로, 다수의 절연막이 적층되어 형성 되는데, 스페이서를 사용하지 않는 콘택홀 형성 방법은 여러층의 이종(異種)절연막이 콘택홀 측벽에 그대로 노출되므로, 후속 증착막 공정을 위한 전처리로 등방성 습식식각을 행할 경우 층간절연막간의 식각율의 차이로 인해 콘택홀 측벽에 요철이 형성되게 된다.
제3도는 또다른 종래기술에 따라 콘택홀이 형성된 상태의 단면도로서, 미세한 크기를 갖는 콘택홀을 형성하기 위해 미세 콘택 형성 방법중 하나인 SOSCON(Side Oxide Space Contact; 이하, SOSCON이라 칭함) 공정을 나타낸다. 즉, 하부전도층(1)상의 층간절연막(2)을 콘택 홀 마스크(도면에 도시되지 않음)를 사용하여 건식식각하고, 건식식각된부위 측벽에 절연막 스페이서(4)를 형성하는 것이다.
그러나, SOSCON 공정은 콘택홀 마스크 보다 작은 크기의 미세 패턴의 형성은 가능하나 콘택홀 입구지역의 경사를 넓게 해줄 수는 없어 상부전도층의 층 덮힘을 나쁘게 한다.
본 발명은 상기 제반 문제점을 해결하기 위하여 안출된 것으로써, SOSCON 공정을 실시할 때 경사 건식식각 특성을 갖도록 하는 반도체 소자의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 소자의 콘택홀 형성 방법에 있어서; 전도층 상에 층간절연용 제1절연막을 형성하는 제1단계; 콘택홀 마스크를 사용하여 상기 전도층의 일부가 노출되도록 상기 제1절연막을 건식식각하는 제2단계; 전체구조 상부에 스페이서용 제2절연막을 형성하는 제3단계; 및 전체구조 상부에 마스크 사용없이 전면식각하여 건식식각된 부위의 상기 제1절연막 측벽에 제2절연막 스페이서를 형성하는 제4단계를 포함하여, 콘택홀의 개구부가 넓어지도록 하는 것을 특징으로 한다.
이하, 첨부된 도면 제4a도 내지 제4c도를 참조하여 본 발명의 일 실시예를 상세히 설명한다.
먼저, 제4a도와 같이 층간절연막(2)을 콘택홀 마스크를 사용하여 건식식각하여 하부전도층(1)의 일부를 노출시킨다.
이어서, 제4b도와 같이 스페이서용 절연막(4)을 증착하고, 제4c도와 같이 상기 절연막을 마스크 사용없이 전면식각하여 건식식각된 부위의 층간절연막(2) 측벽에 스페이서 절연막(4)을 형성하되 개구부가 넓어 지도록 경사지게 식각하여 콘택홀을 완성한다.
이때, 식각 공정 조건이 일예는 다음과 같다.
공정은 가열 실리콘 루프(Roof)가 장착된 ICP(Inductively Coupled Plasma) 방식의 플라즈마 진공 챔버를 사용하였으며, 공정 가스는 15sccm~50sccm의 C2F6, C3F6을 사용하였다.
ICP 소오스 RF 전원은 1800watt~2800watt를 사용하였으며 700w~1600w의 바이어스(bias) RF 전원을 사용하였다.
실리콘 루프(Roof)의 가열 온도는 220℃~280℃를 사용하였다.
이상, 상기 설명한 바와같이 본 발명은 SOSCON 식각 공정을 통하여 통상적인 I-LINE 노광기술로도 0.2㎛이하의 미세 콘택홀을 형성할 수 있으며, 콘택홀 입구 부위를 경사지게하여 넓혀 줌으로써 후속 증착 공정의 불량한 층 덮힘(Step Coverage) 특성을 보완할 수 있다. 또한 동일한 두께의 스페이서 산화막을 식각하므로 산화막을 서로 다른 깊이를 갖는 다수의 하부전도층에 콘택홀을 동시에 형성한 경우에도 하부전도층의 손실을 안정적으로 조절할 수 있고, 스페이서에 의해 콘택홀 측벽에 요철 생성을 방지하므로써, 결국 소자의 신뢰성 및 수율을 향상시키는 효과가 있다.

Claims (2)

  1. 반도체 소자의 콘택홀 형성 방법에 있어서; 전도층 상에 층간절연용 제1절연막을 형성하는 제1단계; 콘택홀 마스크를 사용하여 상기 전도층의 일부가 노출되도록 상기 제1절연막을 건식식각하는 제2단계; 전체구조 상부에 스페이서용 제2절연막을 형성하는 제3단계; 및 전체구조 상부를 마스크 사용없이 전면식각하여 건식식각된 부위의 상기 제1절연막 측벽에 제2절연막 스페이서를 형성하는 제4단계를 포함하여, 콘택홀의 개구부가 넓어지도록 하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서; 상기 제4단계는, 가열 실리콘 루프(Roof)가 장착된 ICP(Indectively Coupled Plasma) 방식의 공정 챔버에서 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019950026990A 1995-08-28 1995-08-28 반도체 소자의 콘택홀 형성 방법 KR0171733B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950026990A KR0171733B1 (ko) 1995-08-28 1995-08-28 반도체 소자의 콘택홀 형성 방법
CN96113323A CN1077725C (zh) 1995-08-28 1996-08-28 一种在半导体器件中形成精细接触孔的方法
TW085110470A TW374203B (en) 1995-08-28 1996-08-28 A method for forming a fine contact hole in a semiconductor device
US08/697,834 US5767019A (en) 1995-08-28 1996-08-28 Method for forming a fine contact hole in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950026990A KR0171733B1 (ko) 1995-08-28 1995-08-28 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR970013051A KR970013051A (ko) 1997-03-29
KR0171733B1 true KR0171733B1 (ko) 1999-03-30

Family

ID=19424781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950026990A KR0171733B1 (ko) 1995-08-28 1995-08-28 반도체 소자의 콘택홀 형성 방법

Country Status (4)

Country Link
US (1) US5767019A (ko)
KR (1) KR0171733B1 (ko)
CN (1) CN1077725C (ko)
TW (1) TW374203B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6228279B1 (en) * 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
US7687407B2 (en) * 2004-12-02 2010-03-30 Texas Instruments Incorporated Method for reducing line edge roughness for conductive features
CN102087963B (zh) * 2009-12-04 2013-08-14 无锡华润上华半导体有限公司 多晶硅层的蚀刻方法
CN103219304A (zh) * 2013-04-19 2013-07-24 昆山西钛微电子科技有限公司 半导体晶圆级封装结构及其制备方法
CN104979274B (zh) * 2014-04-04 2018-08-10 中芯国际集成电路制造(上海)有限公司 硅通孔形成方法
CN105789111B (zh) * 2014-12-18 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN107390391A (zh) * 2017-06-20 2017-11-24 武汉华星光电技术有限公司 一种过孔的制作方法
CN113130382B (zh) * 2020-01-16 2022-03-08 长鑫存储技术有限公司 半导体器件及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59181614A (ja) * 1983-03-31 1984-10-16 Toshiba Corp 半導体装置の製造方法
IT1225636B (it) * 1988-12-15 1990-11-22 Sgs Thomson Microelectronics Metodo di scavo con profilo di fondo arrotondato per strutture di isolamento incassate nel silicio
US5556501A (en) * 1989-10-03 1996-09-17 Applied Materials, Inc. Silicon scavenger in an inductively coupled RF plasma reactor
KR920015542A (ko) * 1991-01-14 1992-08-27 김광호 반도체장치의 다층배선형성법
US5477975A (en) * 1993-10-15 1995-12-26 Applied Materials Inc Plasma etch apparatus with heated scavenging surfaces
JPH0832053A (ja) * 1994-07-12 1996-02-02 Fujitsu Ltd 半導体装置の製造方法
JP3049228B2 (ja) * 1998-04-27 2000-06-05 株式会社アイエス フラッシュバルブ開閉装置

Also Published As

Publication number Publication date
KR970013051A (ko) 1997-03-29
US5767019A (en) 1998-06-16
CN1149759A (zh) 1997-05-14
TW374203B (en) 1999-11-11
CN1077725C (zh) 2002-01-09

Similar Documents

Publication Publication Date Title
KR0179792B1 (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
JP2913936B2 (ja) 半導体装置の製造方法
KR100311487B1 (ko) 산화막식각방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
US20050164459A1 (en) Soft-landing etching method using doping level control
US6025276A (en) Semiconductor processing methods of forming substrate features, including contact openings
US5935876A (en) Via structure using a composite dielectric layer
US6291359B1 (en) Methods of forming openings and methods of controlling the degree of taper of openings
KR100373356B1 (ko) 반도체장치 제조방법
US5940730A (en) Method of forming a contact hole of a semiconductor device
US4594769A (en) Method of forming insulator of selectively varying thickness on patterned conductive layer
KR100324933B1 (ko) 반도체 소자의 자기정합 콘택홀 형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
JP3550276B2 (ja) 半導体装置の製造方法
KR100373363B1 (ko) 반도체소자의 콘택홀 형성방법
KR100477823B1 (ko) 반도체소자의콘택홀형성방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
JPH09260485A (ja) 半導体装置の製造方法
JPH06124944A (ja) 半導体装置
KR0156168B1 (ko) 반도체 소자의 커패시터 제조방법
KR100505442B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100550642B1 (ko) 반도체 소자의 도전패턴 형성 방법
KR20000020414A (ko) 트렌치 구조의 반도체장치의 소자 분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee