KR100477823B1 - 반도체소자의콘택홀형성방법 - Google Patents

반도체소자의콘택홀형성방법 Download PDF

Info

Publication number
KR100477823B1
KR100477823B1 KR1019970075078A KR19970075078A KR100477823B1 KR 100477823 B1 KR100477823 B1 KR 100477823B1 KR 1019970075078 A KR1019970075078 A KR 1019970075078A KR 19970075078 A KR19970075078 A KR 19970075078A KR 100477823 B1 KR100477823 B1 KR 100477823B1
Authority
KR
South Korea
Prior art keywords
film
forming
contact hole
etching
bpsg film
Prior art date
Application number
KR1019970075078A
Other languages
English (en)
Other versions
KR19990055166A (ko
Inventor
마상훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970075078A priority Critical patent/KR100477823B1/ko
Publication of KR19990055166A publication Critical patent/KR19990055166A/ko
Application granted granted Critical
Publication of KR100477823B1 publication Critical patent/KR100477823B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로써, 와인글래스형 콘택홀을 형성하기 위한 습식 식각 진행시, 습식식각이 진행되는 BPSG막 내의 붕소 및 인의 도핑 농도에 따라 식각비가 달라지는 원리에 따라, 식각 율이 상대적으로 낮은 제1BPSG막에 제1BPSG막 높이의 1/2에 해당하는 깊이를 갖는 트렌치를 형성한 후, 하부 단차를 따라 식각율이 상대적으로 높은 제2BPSG막을 형성한 후 습식식각 및 건식식각을 진행함으로써, 식각율이 높은 제2BPSG막의 과도한 언더컷이 발생되더라도 식각율이 낮은 제1BPSG막이 수평 방향으로 식각 되는 것을 방지한다. 이에 의해, 식각 패턴의 페일이 발생되는 문제점을 충분히 극복할 수 있어, 결과적으로는 소자의 수율 및 생산성을 향상시킨다.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 소자의 전기적 연결을 위한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
잘 알려진 바와 같이, 소자가 고집적화되어 감에 따라 적층형 구조의 소자 형성 방법이 성행하고 있으며, 각각의 적층된 소자들의 절연을 위하여 층간절연막을 형성하고 있다. 그리고, 이러한 각각의 절연된 소자들의 전기적 연결은 층간절연막을 선택적 식각 하여 형성되는 콘택홀을 통하여 그 하부의 전도막과 상부의 전도막이 콘택 되도록 함으로써 각 적층된 소자들의 전기적 연결을 이룬다.
한편, 실리콘 기판 상부에 층간절연막을 형성하고, 콘택홀 형성용 식각마스크를 사용한 식각공정을 진행하는데, 일반적으로 콘택홀에 매립되는 물질의 단차피복성을 향상시키기 위하여 입구가 넓은 와인글래스형의 콘택홀을 형성한다. 이러한 와인글래스형 콘택홀은 먼저, 식각마스크를 사용한 습식식각 공정을 진행한 후, 같은 식각마스크를 사용하여 건식식각을 진행하여 형성한다.
도1a 및 도1b는 종래의 콘택홀 형성 방법을 나타내는 공정 단면도로서 이를 참조하여 종래기술의 콘택홀 형성 방법 및 그것의 문제점을 구체적으로 설명한다.
먼저, 도1a에 도시된 바와 같이, 실리콘 기판(11) 상부에 층간절연막으로 BPSG(Borophsophor silicate glass)막(12)을 7000Å 내지 8000Å의 두께로 형성한 후, 콘택홀 형성을 위한 식각마스크 패턴(101)을 형성하고 습식 식각공정을 진행한다.
다음으로, 도1b에 도시된 바와 같이, 식각마스크 패턴(101)을 사용하여 건식식각을 진행하여 하부의 실리콘 기판(11)을 오픈시키는 와인글래스형 콘택홀을 형성한다.
그러나, 전술한 바와 같은 공정으로 이루어지는 콘택홀은, 습식식각 단계시 BPSG막(12)내의 붕소 및 인 농도의 불균등으로 인하여 식각타켓을 균일하게 제어하지 못한다. 따라서 지정된 식각타켓중 잔류된 부분을 식각하기 위하여 과도 식각(Over etch)을 진행하게 되는데, 이런 경우에 도1b에 도시된 바와 같이, 식각마스크 패턴(101)의 들뜸 현상이 유발되어 후속으로 진행되는 건식식각 공정으로 최종 식각 패턴의 페일이 발생된다. 따라서 이러한 문제점을 극복할 수 있는 반도체 소자의 콘택홀 형성 방법의 개발이 필요하게 되었다.
전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 와인글래스형 콘택홀을 형성하기 위한 습식식각 공정시 과도한 수평 방향으로의 언더컷이 발생되어 식각 패턴의 페일이 발생되는 문제점을 극복할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
상기와 같은 목적을 달성하기 위하여 본 발명의 반도체 소자의 콘택홀 형성 방법은, 전도층 상부에 제1BPSG막을 형성하는 단계; 상기 제1BPSG막을 선택식각하되, 일부 두께만을 식각하여 트렌치를 형성하는 단계; 상기 트렌치가 형성된 제1BPSG막 상부에, 상기 제1BPSG막 보다 붕소 : 인의 농도비가 작아 상기 제1BPSG막보다 소정 에천트에서 습식식각률이 빠른 제1BPSG막을 형성하는 단계; 상기 제2BPSG막 상에 상기 트렌치와 오버랩된 부위가 오픈된 식각마스크 패턴을 형성하는 단계; 및 상기 제2BPSG막 및 상기 제1BPSG막을 습식 및 건식식각하여 상기 전도층의 일부가 노출된 콘택홀을 형성하는 단계를 포함한다.
본 발명은, 붕소와 인의 불순물이 도핑된 BPSG막을 습식 식각할 때, 붕소(B) : 인(P)의 농도비가 다를 경우 식각율이 달라지는 원리를 이용한다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 방법을 나타내는 공정 단면도이다.
먼저, 도2a에 도시된 바와 같이, 실리콘 기판(21)에 6000Å 내지 7000Å의 붕소와 인 등의 불순물이 도핑된 제1BPSG막(22)을 형성한다. 여기서 형성되는 제1BPSG막(22)은 도핑되는 붕소의 농도를 인의 도핑 농도보다 상대적으로 높게 하여 형성하여야 하는데, 예를 들면, 5 : 1의 도핑 농도비를 나타내도록 형성한다. 그리고, 제1BPSG막(22) 상부에 식각마스크 패턴(201)을 형성한 후, 제1BPSG막(22)을 선택적으로 일부 두께 식각하여 3000Å의 깊이를 갖는 트렌치를 형성한다. 여기서 형성되는 트렌치의 폭은 후속 공정으로 형성되는 콘택홀의 오픈영역보다 크게 형성되어야만 함에 유의한다.
다음으로, 도2b에 도시된 바와 같이, 제1BPSG막(22)상부에 제2BPSG막(23)을 형성하는데, 여기서 형성되는 제2BPSG막(23)은 그 하부에 형성된 제1BPSG막(22)의 붕소의 도핑 농도보다 상대적으로 작은 붕소의 도핑 농도를 갖도록 형성하여야 한다. 예를 들면, 제1BPSG막(22) : 제2BPSG막(23) = 5 : 1의 붕소 도핑 농도비를 나타내도록 형성한다. 그리고, 그 상부에 콘택홀 형성을 위한 식각마스크 패턴(202)을 형성하는데, 이러한 식각마스크 패턴(202)은 전술한 공정에서 형성된 트렌치와 오버랩 되는 오픈영역을 갖도록 형성하여야만 하고, 또한 이러한 오픈영역은 트렌치의 폭보다는 작게 형성되어야 한다.
다음으로, 도2c에 도시된 바와 같이, 식각마스크 패턴(202)을 이용한 식각공정으로 콘택홀을 형성하는데 우선, 오픈영역의 제2BPSG막(23)을 습식식각 공정으로 제거하여 제1BPSG막(22) 및 제2BPSG막(23)의 일부분을 노출시키고, 이어서, 제1BPSG막(22)을 건식식각 공정으로 식각하여 오픈영역만큼의 실리콘 기판(21)을 노출시킨다.
와인글래스형 콘택홀을 형성하기 위한 습식식각 진행시, 습식식각이 진행되는 BPSG막 내의 붕소 및 인의 도핑 농도에 따라 식각비가 달라지는 원리를 사용하기 위하여, 식각율이 상대적으로 낮은 제1BPSG막에 그것의 높이의 1/2에 해당하는 깊이를 갖는 트렌치를 형성한후, 하부 단차를 따라 식각율이 상대적으로 높은 제2BPSG막을 형성한 후 습식식각 및 건식식각을 진행함으로써, 식각율이 높은 제2BPSG막의 과도한 언더컷이 발생되더라도, 식각율이 낮은 제1BPSG막이 수평 방향으로 식각되는 것을 방지하여, 이에 따른 와인글래스형 콘택홀을 형성하기 위한 습식식각 공정시 과도한 언더컷의 발생으로 식각 패턴의 페일이 발생되는 문제점을 충분히 극복할 수 있어, 결과적으로는 소자의 수율 및 생산성을 향상시킨다.
전술한 공정에서는 BPSG막에서 붕소의 도핑 농도가 높을수록 BPSG막의 식각비가 감소하고, 인의 도핑 농도가 높을수록 BPSG막의 식각비가 증가하는 원리를 이용한다. 즉, 도2c에 도시된 바와 같이, 트렌치 측벽으로 형성된 식각율이 높은 제2BPSG막(23)이 과도한 언더컷으로 인하여 수평 방향의 식각이 진행되더라도, 이러한 수평 방향의 식각을 방지하는 제1BPSG막(22)이 형성되어 있기 때문에 안정된 콘택홀의 프로파일을 얻을 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은, 와인글래스형의 콘택홀 형성시, 붕소와 인의 농도비에 따른 BPSG막의 식각비의 차이를 이용하여 식각율이 낮은 제1BPSG막이 수평 방향으로의 과도 식각을 방지하여 식각 패턴의 페일이 발생되는 것을 방지하므로 소자의 수율 및 신뢰도를 향상시킨다.
도1a 및 도1b는 종래의 콘택홀 형성 방법을 나타내는 공정 단면도.
도2a 내지 도2c는 본 발명의 일실시예에 따른 콘택홀 형성 방법을 나타내는 공정 단면도.
* 도면의 주요 부분에 대한 간단한 설명
21 : 실리콘 기판
22 : 제1BPSG막
23 : 제2BPSG막

Claims (4)

  1. 전도층 상부에 제1BPSG막을 형성하는 단계;
    상기 제1BPSG막을 선택식각하되, 일부 두께만을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치가 형성된 제1BPSG막을 상부에 상기 제1BPSG막 보다 붕소 : 인의 농도비가 작아 상기 제1BPSG막보다 소정 에천트에서 습식식각률이 빠른 제2BPSG막을 형성하는 단계;
    상기 제2BPSG막 상에 상기 트렌치와 오버랩된 부위가 오픈된 식각마스크 패턴을 형성하는 단계; 및
    상기 제2BPSG막 및 상기 제1BPSG막을 습식 및 건식식각하여 상기 전도층의 일부가 노출된 콘택홀을 형성하는 단계
    를 포함하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서,
    상기 제1BPSG막을 6000Å 내지 7000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
  3. 제2항에 있어서,
    상기 트렌치는 2500Å 내지 3500Å의 깊이를 갖는 반도체 소자의 콘택홀 형성 방법.
  4. 제3항에 있어서,
    상기 제2BPSG막을 1000Å 내지 2000Å의 두께로 형성하는 반도체 소자의 콘택홀 형성 방법.
KR1019970075078A 1997-12-27 1997-12-27 반도체소자의콘택홀형성방법 KR100477823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970075078A KR100477823B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택홀형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075078A KR100477823B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택홀형성방법

Publications (2)

Publication Number Publication Date
KR19990055166A KR19990055166A (ko) 1999-07-15
KR100477823B1 true KR100477823B1 (ko) 2005-06-29

Family

ID=37303142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075078A KR100477823B1 (ko) 1997-12-27 1997-12-27 반도체소자의콘택홀형성방법

Country Status (1)

Country Link
KR (1) KR100477823B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781455B1 (ko) * 2006-11-24 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자의 와인 글래스형 콘택홀 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62174945A (ja) * 1986-01-28 1987-07-31 Rohm Co Ltd 半導体装置の配線形成方法
KR930003278A (ko) * 1991-07-08 1993-02-24 김광호 완만한 프로화일을 갖는 개구부의 형성방법
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
KR970052362A (ko) * 1995-12-26 1997-07-29 김광호 반도체 장치의 콘택홀(Contact hole) 형성 방법
KR100290770B1 (ko) * 1994-12-30 2001-06-01 박종섭 콘택 홀 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62174945A (ja) * 1986-01-28 1987-07-31 Rohm Co Ltd 半導体装置の配線形成方法
KR930003278A (ko) * 1991-07-08 1993-02-24 김광호 완만한 프로화일을 갖는 개구부의 형성방법
US5453403A (en) * 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
KR100290770B1 (ko) * 1994-12-30 2001-06-01 박종섭 콘택 홀 형성방법
KR970052362A (ko) * 1995-12-26 1997-07-29 김광호 반도체 장치의 콘택홀(Contact hole) 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781455B1 (ko) * 2006-11-24 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자의 와인 글래스형 콘택홀 제조 방법

Also Published As

Publication number Publication date
KR19990055166A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
KR100790965B1 (ko) 링 디펙트를 방지하기 위한 반도체 소자 및 그 제조방법
KR0171733B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100477823B1 (ko) 반도체소자의콘택홀형성방법
US6391745B1 (en) Method for forming overlay verniers for semiconductor devices
KR100336839B1 (ko) 소자간 콘택 형성 방법
KR100262007B1 (ko) 반도체 장치의 제조 방법
KR100602082B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100376985B1 (ko) 반도체 소자의 콘택 형성방법
KR0120568B1 (ko) 반도체 소자의 접속장치 및 그 제조방법
KR100694996B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100408683B1 (ko) 반도체 소자의 콘택 형성방법
KR100208446B1 (ko) 반도체 소자의 제조방법
KR0172546B1 (ko) 반도체 소자의 저장전극 콘택홀 형성방법
KR100339026B1 (ko) 반도체소자의금속배선형성방법
KR100422362B1 (ko) 반도체소자의제조방법
KR100351909B1 (ko) 반도체소자의 제조방법
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
KR100197670B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100228772B1 (ko) 반도체소자의 제조방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
KR100265564B1 (ko) 콘택홀 형성방법
KR100265832B1 (ko) 반도체장치의자기정렬콘택홀형성방법
KR19990057332A (ko) 반도체 소자의 평탄화 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee