KR100336839B1 - 소자간 콘택 형성 방법 - Google Patents
소자간 콘택 형성 방법 Download PDFInfo
- Publication number
- KR100336839B1 KR100336839B1 KR1019990034133A KR19990034133A KR100336839B1 KR 100336839 B1 KR100336839 B1 KR 100336839B1 KR 1019990034133 A KR1019990034133 A KR 1019990034133A KR 19990034133 A KR19990034133 A KR 19990034133A KR 100336839 B1 KR100336839 B1 KR 100336839B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive film
- contact
- film
- conductive layer
- etched
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 15
- 238000000206 photolithography Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000005368 silicate glass Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
본 발명은 반도체 제조 방법 중 소자간 콘택 형성 방법에 관한 것으로, 하부 도전막 상에 제 1 절연막과 중간 도전막이 증착된다. 사진 공정을 통해 상기 중간 도전막이 패터닝되고 상기 제 1 절연막이 식각된다. 상기 기판 전면에 제 2 도전막이 증착된다. 사진 공정을 통해 상기 중간 도전막과 하부 도전막이 노출되도록 상기 제 2 절연막이 식각된다. 이로써, 버팅 콘택홀이 형성된다. 다음, 상기 버팅 콘택홀에 등방성 식각을 가한다. 노출된 상기 중간 도전막과 하부 도전막 표면이 식각되어 요철이 있는 형태를 나타낸다. 상기 요철 모양으로 상기 중간 도전막과 하부 도전막의 콘택 면적이 넓어지고 콘택 저항이 감소된다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로 소자간의 콘택 형성 방법에 관한 것이다.
디자인 룰(design rule)이 0.2㎛ 이하로 작아짐에 따라 반도체 장치가 고집적화, 고용량화되고 소자의 크기가 점점 작아지고 있다. 따라서, 콘택홀(contact hole)의 크기가 줄어 콘택홀을 채워 콘택 플러그(contact plug)를 형성하는데 어려움이 있다. 또한, 미세한 폴리머(polymer)로 인한 도전막과 도전막 사이의 접촉불량이 증대되고 있다. 그리고, 패턴이 밀한 영역과 소한 영역간의 상대적인 식각 차이, 콘택홀의 폭이 넓은 영역과 좁은 영역간의 상대적인 식각 차이로 생기는 로딩 효과(loading effect) 때문에 폭이 작은 콘택홀을 형성할 때 식각 불량이 생긴다. 이러한 이유들로 콘택 플러그 형성 후 상하 도전막 사이의 접촉 면적의 감소로 콘택 저항 증가라는 문제점이 발생한다.
이러한 문제점들을 해결하기 위한 방법으로 첫째, 콘택홀(contact hole) 형성 후 세정 공정을 통해 접촉 상태를 개선하는 방법이 있다. 그러나, 세정(cleaning) 공정시 도전막과 도전막 사이의 접촉을 좋게 하기 위한 목적과는 별개로 절연막의 식각을 유발하여 오히려 콘택 크기를 증가시키게 된다. 그러므로, 정렬 마진(align margin)을 축소시키는 역효과가 날 수 있다.
둘째, 디자인 개선에 의한 접촉 면적을 증대시켜 콘택 저항(contact resistance)을 감소키는 방법이 있다. 그러나, 디자인 룰의 한계를 고려하지 않을 수 없고 주변 공정과의 미스 얼라인(miss align) 축소로 적용하는데 제약이 있다.
세째, 콘택 플러그(contact plug) 물질을 도핑된 폴리실리콘(doped poly-Si) 대신 도전성이 좋은 텅스텐(tungsten;W)을 사용하는 방법 등이 제시되고 있다. 그러나, 텅스텐 콘택 플러그 형성시 장벽 금속막(barrier metal layer)을 형성해야 하며 일정 크기 이상이 되어야만 증착이 가능하므로 종횡비(aspect ratio)가 커지는 시점에서는 적용하는데 확대되는 공정이 많이 추가되어 비용을 상승시키는 요소로 작용한다.
도 1은 종래의 버팅 콘택홀의 모습을 보여주는 단면도이다.
도 1을 참조하면, 하부 도전막(110)과 중간 도전막(114)이 있는 버팅 콘택(butting contact)의 경우에 있어서, 버팅 콘택홀이 폭이 아래로 갈수로 좁아져 노출된 중간 도전막(114)과 하부 도전막(110) 각각의 표면적이 작다. 이로인해, 콘택 면적이 좁아지고 콘택 저항이 증가되는 문제가 더 심화된다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, 도전막과 콘택 플러그 사이의 유효 콘택 면적을 증가시켜 콘택 저항을 감소시키는 데 그 목적이 있다.
도 1은 문제점이 있는 종래의 소자간 콘택 형성을 보여주는 단면도이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자간 콘택 형성 방법을 순차적으로 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
110, 210 : 하부 도전막 112, 212 : 제 1 절연막
114, 214 : 중간 도전막 116, 216 : 제 2 절연막
118, 218 : 버팅 콘택홀
상술한 문제를 해결하기 위한 본 발명에 의하면, 소자간 콘택 형성 방법은 제 1 도전막 상에 제 1 절연막과 제 2 도전막을 차례로 증착한다. 상기 제 1 도전막이 노출되도록 사진 공정을 통해 상기 제 2 도전막과 제 1 절연막을 패터닝한다. 상기 제 1 도전막 및 제 2 도전막 상에 제 2 절연막을 증착한다. 상기 제 2 도전막 및 제 1 도전막이 노출되도록 사진 공정을 통해 상기 제 2 절연막을 식각하여 버팅 콘택홀을 형성한다. 노출된 상기 제 1 도전막 및 제 2 도전막의 표면을 등방성 식각한다.
(실시예)
이하 도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 자세히 설명한다.
본 발명의 신규한 소자간 콘택 형성 방법은 버팅 콘택홀이 형성된 후 건식 등방성 식각이 수행되므로 하부 도전막과 중간 도전막이 더 식각되어 노출된 각각의 도전막 표면이 울퉁불퉁한 요철 모양을 형성하므로 접촉면적이 증가되는 효과가 생긴다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 소자간 콘택 방법을 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 하부 도전막(210)이 형성된 반도체 기판 상에 제 1 절연막(212)이 증착된다. 상기 제 1 절연막(212) 상에 중간 도전막(214)이 증착된다. 상기 하부 도전막(210)과 중간 도전막(214)은 폴리실리콘 또는 도전성이 좋은 도핑된 폴리실리콘(doped poly-Si)이 사용될 수 있다. 상기 제 1 절연막(212)은 CVD(Chemical Vapor Deposition), 리플로우(reflow) 및 HDP(High Density Plasma) 방법 중 하나를 사용하여 SiO2, SiN, SiON, BPSG(Boron Phosphorus Silicate Glass), USG(Undoped Silicate Glass), HDP 산화막 및 이것들의 혼합 물질 등으로 형성될 수 있다.
도 2b를 보는 바와 같이, 상기 중간 도전막(214) 상에 포토레지스트막(도면에 미도시)이 증착된 후 패터닝(patterning)된다. 상기 포토레지스트 패턴 (pattern)을 마스크(mask)로 사용하여 상기 제 1 절연막(212)이 노출되도록 상기 중간 도전막(214)이 식각된다. 상기 중간 도전막(214)을 마스크로 사용하여 상기 하부 도전막(210)이 노출되도록 상기 제 1 절연막(212)이 식각된다. 상기 기판 전면에 제 2 절연막(216)이 증착된다. 상기 제 2 절연막(216)은 SiO2, SiN, SiON, BPSG(Boron Phosphorus Silicate Glass), USG(Undoped Silicate Glass), HDP(HighDensity Plasma) 산화막 등으로 형성된다.
도 2c를 참조하면, 상기 제 2 절연막(216) 상에 포토레지스트막(도면에 미도시)이 증착된 후 패터닝된다. 상기 포토레지스트 패턴은 상기 중간 도전막(214)과 하부 도전막(210)이 둘다 포함되는 영역 상에 정렬(align)되어야 한다. 상기 포토레지스트 패턴을 마스크로 사용하여 상기 중간 도전막(214)과 하부 도전막(210)이 노출되도록 상기 제 2 절연막(216)이 식각된다. 이로써, 버팅 콘택홀(butting contact hole, 218)이 형성된다.
도 2d를 참조하면, 마이크로 웨이브 소오스(micro wave source)를 채용한 설비에서 NF3및 O2기체 분위기에서 상기 버팅 콘택홀(218)에 노출된 상기 중간 도전막(214)과 하부 도전막(210)이 등방성 식각(isotropic etching)된다.
상기 중간 도전막(214)과 하부 도전막(210)은 불순물을 포함한 폴리실리콘이기 때문에 내부적으로 밀도의 분포가 불균일한다. 또한, 등방성 식각의 특성이 수직 방향으로의 식각뿐만 아니라, 수평 방향으로의 식각이 진행된다. 그리고, 물리적 식각뿐만 아니라 식각 반응 기체에 의한 화학적 식각 성질도 강하다. 이러한, 성질로 상기 중간 도전막(214)과 하부 도전막(210)은 그 표면이 불균일하게 식각이 진행되고 먼저 식각된 곳의 식각이 더 심화된다. 이로써, 도 2d에 보는 바와 같이 노출된 상기 중간 도전막(214)과 하부 도전막(210) 표면이 울퉁불퉁한 요철 모양을 이루게 된다.
후속 공정으로 상기 버팅 콘택홀이 상부 도전막으로 채워져 버팅 콘택이 형성된다.
이상에서, 본 발명에 따른 버팅 콘택의 콘택 면적 증대를 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
본 발명은 버팅 콘택홀을 형성한 후 등방성이 강한 건식 식각을 수행하므로 버팅 콘택홀 내의 도전막을 더 식각하여 표면을 요철이 있도록 거칠게 만들어 콘택 면적을 증가시키는 효과가 있다.
Claims (3)
- 제 1 도전막(210) 상에 제 1 절연막(212)과 제 2 도전막(214)을 차례로 증착하는 단계;상기 제 1 도전막(210)이 노출되도록 사진 공정을 통해 상기 제 2 도전막(214)과 제 1 절연막(212)을 패터닝하는 단계;상기 제 1 도전막(210) 및 제 2 도전막(214) 상에 제 2 절연막(216)을 증착하는 단계;상기 제 2 도전막(214) 및 제 1 도전막(210)이 노출되도록 사진 공정을 통해 상기 제 2 절연막(216)을 식각하여 버팅 콘택홀(218)을 형성하는 단계;노출된 상기 제 1 도전막(210) 및 제 2 도전막(214)의 표면을 등방성 식각하는 단계 및;상기 버팅 콘택홀(218)에 도전막을 채워 콘택 플러그를 형성하는 단계를 포함하되,상기 제 1 도전막(210) 또는 상기 제 2 도전막(214) 가운데 적어도 하나는 불순물이 포함된 폴리실리콘으로 형성하는 것을 특징으로 하는 소자간 콘택 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각은 마이크로 웨이브 소오스를 채용한 설비에서 수행하는 소자간 콘택 형성 방법.
- 제 1 항에 있어서,상기 등방성 식각은 NF3및 O2기체를 사용하는 소자간 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990034133A KR100336839B1 (ko) | 1999-08-18 | 1999-08-18 | 소자간 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990034133A KR100336839B1 (ko) | 1999-08-18 | 1999-08-18 | 소자간 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010018260A KR20010018260A (ko) | 2001-03-05 |
| KR100336839B1 true KR100336839B1 (ko) | 2002-05-16 |
Family
ID=19607687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990034133A KR100336839B1 (ko) | 1999-08-18 | 1999-08-18 | 소자간 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100336839B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100812603B1 (ko) | 2006-11-03 | 2008-03-13 | 주식회사 하이닉스반도체 | 후처리에 의한 반도체소자의 콘택 형성 방법 |
| KR101654144B1 (ko) | 2016-04-04 | 2016-09-05 | 고영호 | 막대 자석블록 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002367956A (ja) * | 2001-04-06 | 2002-12-20 | Seiko Epson Corp | 半導体装置の電極パッド及びその製造方法 |
| KR100642922B1 (ko) * | 2004-03-17 | 2006-11-03 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
-
1999
- 1999-08-18 KR KR1019990034133A patent/KR100336839B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100812603B1 (ko) | 2006-11-03 | 2008-03-13 | 주식회사 하이닉스반도체 | 후처리에 의한 반도체소자의 콘택 형성 방법 |
| KR101654144B1 (ko) | 2016-04-04 | 2016-09-05 | 고영호 | 막대 자석블록 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010018260A (ko) | 2001-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7335589B2 (en) | Method of forming contact via through multiple layers of dielectric material | |
| US20060160356A1 (en) | Method for fabricating self-aligned contact hole | |
| KR100336839B1 (ko) | 소자간 콘택 형성 방법 | |
| KR100619394B1 (ko) | 반도체 소자의 디싱 방지 방법 | |
| KR20090035145A (ko) | 메모리 소자 및 그의 제조방법 | |
| KR20010048350A (ko) | 반도체 장치 제조 방법 | |
| KR100764452B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| KR100240878B1 (ko) | 반도체 장치의 커패시터 제조 방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR100439771B1 (ko) | 반도체 소자의 하드마스크 손실 방지 방법 | |
| KR20000027911A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100249018B1 (ko) | 접촉홀 형성 방법 | |
| KR20010109370A (ko) | 자기 정렬 콘택홀의 형성 방법 | |
| US7943053B2 (en) | Method of forming a micro pattern in semiconductor device | |
| KR100271643B1 (ko) | 캐패시터 제조방법 | |
| KR20020001113A (ko) | 반도체소자의 제조방법 | |
| KR100254566B1 (ko) | 반도체장치의콘택홀및그형성방법 | |
| KR100252873B1 (ko) | 반도체 소자의 다층배선 및 그의 형성방법 | |
| KR100603589B1 (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR20020049373A (ko) | 반도체 소자의 제조방법 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20020049346A (ko) | 반도체 소자의 제조방법 | |
| KR19980015773A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR20020046778A (ko) | 반도체 소자의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070418 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |