KR20000061225A - 반도체소자의 트렌치 형성방법 - Google Patents

반도체소자의 트렌치 형성방법 Download PDF

Info

Publication number
KR20000061225A
KR20000061225A KR1019990010126A KR19990010126A KR20000061225A KR 20000061225 A KR20000061225 A KR 20000061225A KR 1019990010126 A KR1019990010126 A KR 1019990010126A KR 19990010126 A KR19990010126 A KR 19990010126A KR 20000061225 A KR20000061225 A KR 20000061225A
Authority
KR
South Korea
Prior art keywords
etching
insulation film
pad
insulating film
film
Prior art date
Application number
KR1019990010126A
Other languages
English (en)
Inventor
임영수
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019990010126A priority Critical patent/KR20000061225A/ko
Publication of KR20000061225A publication Critical patent/KR20000061225A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

소자의 격리특성을 향상시키기에 알맞은 반도체소자의 트렌치 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 본 발명 반도체소자의 트렌치 형성방법은 반도체기판상에 제 1 절연막과 제 2 절연막을 차례로 형성하는 공정, 상부·하부전극에 주파수가 다른 RF전력을 각각 공급할 수 있는 식각장비를 이용하고 CHF3, O2, Ar 가스상태에서 상기 제 2 절연막의 소정영역을 100∼1000% 정도 오버에치하여서 제 1 패드절연막을 형성하고 동시에 제 1 절연막을 식각해서 제 2 패드절연막을 형성하는 공정, 상기 제 1, 제 2 패드절연막을 마스크로 상기 반도체기판에 소정깊이의 트렌치를 형성함을 특징으로 한다.

Description

반도체소자의 트렌치 형성방법{METHOD FOR FABRICATING TRENCH OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 트렌치 형성방법에 관한 것으로, 특히 질화성 이물질이 발행하지 않도록 하여 안정된 셀로우 트렌치 격리(Shallow Trench Isolation:STI)영역을 형성하기 위한 것에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 트렌치 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래 반도체소자의 트렌치 형성방법을 나타낸 공정단면도이고, 도 2는 종래의 파워 스프리트(power split) RIE(Reactive Ion Etching) 장치의 구성도이다.
종래기술은 디자인 룰 0.25㎛ 이하의 소자에 적용되고 있는 셀로우 트렌치 격리(Shallow Trench Isolation:STI)공정에 관한 것으로 그 제조방법은 먼저, 도 1a에 도시한 바와 같이 실리콘기판(1)상에 산화막(2)과 질화막(3)을 증착한다. 이후에 질화막(3)상에 감광막(4)을 도포하고 노광 및 현상공정으로 트렌치를 형성하기 위한 영역의 질화막(3)이 드러나도록 선택적으로 감광막(4)을 패터닝한다.
이후에 도 1b에 도시한 바와 같이 패터닝된 감광막(4)을 마스크로 질화막(3)을 식각하여서 패드질화막(3a)을 형성한다. 이때 산화막(2)도 식각되어서 실리콘기판(1)이 드러나도록 패드산화막(2a)이 형성된다.
상기에서 질화막(3)을 식각해서 패드질화막(3a)을 형성할 때는 파워 스프리트(Power split) RIE(Reactive Ion Etching)장치에서 CHF3와 Ar과 CF3가스를 이용해서 30% 오버에치 한다. 이때 사용되는 식각 가스는 도 2에 도시한 바와 같이 상부전극과 하부전극에 인가되는 파워를 시간적으로 타이밍을 달리하여 조절하고 탑(top):바텀(bottom)에 가하는 파워는 6:4로 분산한다. 이때 압력은 100∼1500mT 정도의 범위에서 유지되며 109∼1010/㎤정도의 플라즈마 밀도를 가진다.
상기와 같은 질화막 패턴 방법으로는 질화막:실리콘의 식각선택비가 3:1 내외이므로 질화성 잔류물의 제거를 위해 질화막 두께 대비 50%이상의 오버에치는 불가능하여서 실리콘기판(1)에 질화성 잔류이물(5)이 남게된다.
도 1c에 도시한 바와 같이 감광막(4)을 제거하고 패드질화막(3a)과 패드산화막(2a)을 마스크로 상기 실리콘기판(1)을 소정부분 식각해서 STI영역(6)을 형성한다. 이때 질화성 잔류이물(5) 하부의 실리콘기판(1)은 식각이 되지 않아서 원뿔형의 이물이 남게된다.
상기와 같은 종래 반도체소자의 트렌치 형성방법은 다음과 같은 문제가 있다.
질화막:실리콘의 식각선택비가 낮기 때문에 질화막 두께 대비 30%정도의 오버에치를 하더라고 질화성 잔류물이 남게 되어서 STI영역을 형성한 후에 원뿔형의 이물이 발생하여서 격리특성이 나빠진다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 소자의 격리특성을 향상시키기에 알맞은 반도체소자의 트렌치 형성방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1c는 종래 반도체소자의 트렌치 형성방법을 나타낸 공정단면도
도 2는 종래의 파워 스프리트(power split) RIE(Reactive Ion Etching) 장치의 구성도
도 3a 내지 도 3c는 본 발명 반도체소자의 트렌치 형성방법을 나타낸 공정단면도
도 4는 본 발명을 위한 질화막 식각장치의 구성도
도면의 주요 부분에 대한 부호의 설명
31 : 실리콘기판 32 : 산화막
32a : 패드산화막 33 : 질화막
33a : 패드질화막 34 : 감광막
35 : STI영역
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 트렌치 형성방법은 반도체기판상에 제 1 절연막과 제 2 절연막을 차례로 형성하는 공정, 상부·하부전극에 주파수가 다른 RF전력을 각각 공급할 수 있는 식각장비를 이용하고 CHF3, O2, Ar 가스상태에서 상기 제 2 절연막의 소정영역을 100∼1000% 정도 오버에치하여서 제 1 패드절연막을 형성하고 동시에 제 1 절연막을 식각해서 제 2 패드절연막을 형성하는 공정, 상기 제 1, 제 2 패드절연막을 마스크로 상기 반도체기판에 소정깊이의 트렌치를 형성함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 트렌치 형성방법에 대하여 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명 반도체소자의 트렌치 형성방법을 나타낸 공정단면도이고, 도 4는 본 발명을 위한 질화막 식각장치의 구성도이다.
본 발명은 디자인 룰 0.25㎛ 이하의 소자에 적용되고 있는 셀로우 트렌치 격리(Shallow Trench Isolation:STI)공정에 관한 것으로 그 제조방법은 먼저, 도 3a에 도시한 바와 같이 실리콘기판(31)상에 산화막(32)과 질화막(33)을 증착한다. 이후에 질화막(33)상에 감광막(34)을 도포하고 노광 및 현상공정으로 트렌치를 형성하기 위한 영역의 질화막(33)이 드러나도록 선택적으로 감광막(34)을 패터닝한다.
이후에 도 3b에 도시한 바와 같이 패터닝된 감광막(34)을 마스크로 질화막(33)을 오버에치하여서 패드질화막(33a)을 형성한다. 이때 상기 산화막(32)도 식각되어서 실리콘기판(31)이 드러나도록 패드산화막(32a)이 형성된다.
상기에서 질화막(33)의 식각은 도 4에 도시된 바와 같이 상부 및 하부 전극에 주파수가 다른 RF전력을 각각 인가하여서 독립적으로 이온 에너지를 조절할 수 있는 장비를 이용한다. 이때 질화막(33) 식각장치의 상부 전극에는 약 27.12MHz의 고주파를 가하고, 하부전극에는 약 800KHz의 저주파를 가한다. 또는 실리콘:질화막의 선택비를 향상시키기 위해서 바텀 전력(bottom power)을 500∼1500W의 범위를 적용할 수 있다.
그리고 식각가스로는 20∼100 SCCM 범위의 CHF3와, 2∼10 SCCM범위의 O2와, 500∼2000 SCCM 범위의 Ar을 사용한다. 이때 CHF3를 주가스로 사용하여서 실리콘(Si)과의 선택비를 증가시켰고, 질화막(33) 식각속도의 향상을 위해 O2가스를 첨가한 것이다. 상기와 같은 가스와 장비를 사용하면 질화막:실리콘(Si)의 식각선택비를 10:1 이상으로 향상시킬 수 있다. 그리고 질화막 두께 대비 500%정도의 오버에치를 하여도 하부의 실리콘기판(31)의 손실을 500Å 이하로 유지할 수 있다.
이때 질화막(33)의 식각 타겟은 100∼1000%의 오버에치를 적용할 수 있는데, 예를 들어서 400%를 적용하면 약 20000ea정도의 질화성 이물수를 약 93% 감소시키서 1000∼1500ea로 줄일 수 있다.
다음에 도 3c에 도시한 바와 같이 감광막(34)을 제거한 후에 패드질화막(33a)과 패드산화막(32a)을 마스크로 상기 실리콘기판(31)을 소정깊이 식각해서 STI영역(35)을 형성한다.
상기와 같은 본 발명 반도체소자의 트렌치 형성방법은 다음과 같은 효과가 있다.
질화막:실리콘(Si)의 선택비를 향상시키므로써 질화막의 오버에치를 수백%까지 증가시킬 수 있으므로 질화성 이물을 감소시켜서 원뿔형 이물을 효과적으로 제거하여서 안정된 STI영역을 형성할 수 있다. 따라서 소자의 격리특성이 향상된다.

Claims (10)

  1. 반도체기판상에 제 1 절연막과 제 2 절연막을 차례로 형성하는 공정,
    상부·하부전극에 주파수가 다른 RF전력을 각각 공급할 수 있는 식각장비를 이용하고 CHF3, O2, Ar 가스상태에서 상기 제 2 절연막의 소정영역을 100∼1000% 정도 오버에치하여서 제 1 패드절연막을 형성하고 동시에 제 1 절연막을 식각해서 제 2 패드절연막을 형성하는 공정,
    상기 제 1, 제 2 패드절연막을 마스크로 상기 반도체기판에 소정깊이의 트렌치를 형성함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  2. 제 1 항에 있어서, 상기 식각장비의 상부전극에는 고주파수를 가하고 하부전극에는 저주파수를 가하는 것을 특징으로 하는 반도체소자의 트렌치 형성방법.
  3. 제 2 항에 있어서, 상기 식각장비의 상부전극에는 약 27.12MHz를 가하는 것을 특징으로 하는 반도체소자의 트렌치 형성방법.
  4. 제 2 항에 있어서, 상기 식각장비의 하부전극에는 약 800KHz를 가하는 것을 특징으로 하는 반도체소자의 트렌치 형성방법.
  5. 제 1 항에 있어서, 상기 제 2 절연막은 질화막을 사용함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  6. 제 1 항에 있어서, CHF3는 20∼100 SCCM 범위를 사용함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  7. 제 1 항에 있어서, O2는 2∼10 SCCM 범위를 사용함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  8. 제 1 항에 있어서, Ar은 500∼2000 SCCM 범위를 사용함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  9. 제 1 항에 있어서, 상기 식각장비에 바텀에 500∼1500W 범위의 전력을 가하는 것을 더 포함함을 특징으로 하는 반도체소자의 트렌치 형성방법.
  10. 제 1 항에 있어서, 상기 제 1 절연막은 산화막을 사용함을 특징으로 하는 반도체소자의 트렌치 형성방법.
KR1019990010126A 1999-03-24 1999-03-24 반도체소자의 트렌치 형성방법 KR20000061225A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990010126A KR20000061225A (ko) 1999-03-24 1999-03-24 반도체소자의 트렌치 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990010126A KR20000061225A (ko) 1999-03-24 1999-03-24 반도체소자의 트렌치 형성방법

Publications (1)

Publication Number Publication Date
KR20000061225A true KR20000061225A (ko) 2000-10-16

Family

ID=19577600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990010126A KR20000061225A (ko) 1999-03-24 1999-03-24 반도체소자의 트렌치 형성방법

Country Status (1)

Country Link
KR (1) KR20000061225A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868925B1 (ko) * 2002-07-03 2008-11-17 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR100895828B1 (ko) * 2002-12-26 2009-05-06 주식회사 하이닉스반도체 트렌치 형성 방법
KR100902489B1 (ko) * 2002-06-22 2009-06-10 매그나칩 반도체 유한회사 반도체 소자의 아이솔레이션막 형성방법
KR100920037B1 (ko) * 2002-12-14 2009-10-07 매그나칩 반도체 유한회사 반도체소자의 트렌치 형성방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653186A (ja) * 1992-07-29 1994-02-25 Sony Corp ドライエッチング方法
JPH1041275A (ja) * 1996-07-19 1998-02-13 Nec Corp 半導体装置の製造方法
JPH1070105A (ja) * 1996-08-27 1998-03-10 Hitachi Ltd 半導体デバイスの製造方法及びそれに用いるプラズマ処理装置
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0653186A (ja) * 1992-07-29 1994-02-25 Sony Corp ドライエッチング方法
JPH1041275A (ja) * 1996-07-19 1998-02-13 Nec Corp 半導体装置の製造方法
JPH1070105A (ja) * 1996-08-27 1998-03-10 Hitachi Ltd 半導体デバイスの製造方法及びそれに用いるプラズマ処理装置
US5786276A (en) * 1997-03-31 1998-07-28 Applied Materials, Inc. Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902489B1 (ko) * 2002-06-22 2009-06-10 매그나칩 반도체 유한회사 반도체 소자의 아이솔레이션막 형성방법
KR100868925B1 (ko) * 2002-07-03 2008-11-17 매그나칩 반도체 유한회사 반도체 소자의 소자분리막 형성방법
KR100920037B1 (ko) * 2002-12-14 2009-10-07 매그나칩 반도체 유한회사 반도체소자의 트렌치 형성방법
KR100895828B1 (ko) * 2002-12-26 2009-05-06 주식회사 하이닉스반도체 트렌치 형성 방법

Similar Documents

Publication Publication Date Title
US6686295B2 (en) Anisotropic etch method
US20040033684A1 (en) Methods for forming openings in doped silicon dioxide
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US5167762A (en) Anisotropic etch method
KR100311487B1 (ko) 산화막식각방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR100512904B1 (ko) 반도체소자의 제조방법
US5767019A (en) Method for forming a fine contact hole in a semiconductor device
KR100377174B1 (ko) 캐패시터의 제조 방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
US6828250B1 (en) Process for etching vias in organosilicate glass materials without causing RIE lag
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR960015486B1 (ko) 플라즈마 장치를 이용한 비아(Via)콘택홀 형성방법
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
KR100213212B1 (ko) 식각방법
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법
KR19990047250A (ko) 반도체장치의 절연막 식각방법
KR100785862B1 (ko) 다마신법을 이용한 게이트 전극 및 측벽 스페이서 형성방법
KR19990069748A (ko) 반도체 소자의 제조 방법
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
JPH09246253A (ja) 半導体製造装置及び半導体装置の製造方法
KR100332647B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application