KR100223760B1 - 반도체 장치의 콘택홀 형성 방법 - Google Patents

반도체 장치의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100223760B1
KR100223760B1 KR1019960069246A KR19960069246A KR100223760B1 KR 100223760 B1 KR100223760 B1 KR 100223760B1 KR 1019960069246 A KR1019960069246 A KR 1019960069246A KR 19960069246 A KR19960069246 A KR 19960069246A KR 100223760 B1 KR100223760 B1 KR 100223760B1
Authority
KR
South Korea
Prior art keywords
etching
contact hole
semiconductor device
sccm
gas
Prior art date
Application number
KR1019960069246A
Other languages
English (en)
Other versions
KR19980050423A (ko
Inventor
이해정
박현식
김기현
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960069246A priority Critical patent/KR100223760B1/ko
Publication of KR19980050423A publication Critical patent/KR19980050423A/ko
Application granted granted Critical
Publication of KR100223760B1 publication Critical patent/KR100223760B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치의 콘택홀 형성 방법
2. 발명이 해결하고자 하는 기술적 과제
콘택식각시 불규칙한 폴리머 생성으로 발생되는 콘택홀 찌그러짐 현상을 방지하여 반도체 장치의 특성과 수율을 향상시키는 반도체 장치의 콘택홀 형성 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
본 발명은 종래의 식각 가스인 C4F8과 O2이외에 Ar 가스를 첨가하여 미세 콘택 식각을 실시하여 식각 반응으로 생성된 폴리머가 콘택홀 측벽에 균일하게 부착되도록 함으로써, 콘택홀 찌그러짐 현상을 방지한다.
4. 발명의 중요한 용도

Description

반도체 장치의 콘택홀 형성 방법
본 발명은 반도체 장치의 콘택홀 형성 방법에 관한 것으로, 특히, 전자 사이클로트론 공명(ECR: Electron Cyclotron Resonance) 식각 장치를 사용하여 콘택 식각시 발생하는 콘택홀 찌그러짐 현상을 방지하는 반도체 장치의 콘택홀 형성 방법에 관한 것이다.
반도체 장치의 고집적화에 따라 미세 콘택홀 형성 기술은 매우 중요한 공정으로 대두되고 있다. 미세 콘택홀을 형성하기 위해서는 고밀도 플라즈마(High Density Plasma) 식각 장치가 선호되고 있으며, 전자 사이클로트론 공명(ECR) 산화막 식각 장치도 이러한 미세 콘택홀을 형성하기 위하여 널리 사용되고 있다.
도면 도 1a 내지 도 1c를 통하여 종래기술과 그 문제점을 살펴본다.
먼저, 도 1a는 실리콘기판(11)상에 주로 산화막인 층간절연막(12)를 증착한후 콘택 마스크인 포토레지스트 패턴(13)을 형성한후, 미세 콘택홀 형성을 위하여 전자 사이클로트론 공명(ECR) 식각장치를 사용하며 식각 가스로 C4F8과 O2가스를 사용하고 방전압력 수 mTorr 이하에서 상기 층간 절연막(12)을 선택적으로 식각을 수행하고 있는 상태의 단면도이다. 이때, 식각 반응시 생성된 폴리머(14)가 포토레지스트 패턴(13) 측벽에 불균일하게 부착되어, 이 불규칙한 폴리머(14)가 층간 절연막(12) 식각시 포토레지스트와 같이 마스크 역할을 하게된다.
즉, 도 1b는 층간 절연막(12) 식각 공정 종료후, 포토레지스트 패턴(13)을 제거한 상태로서, 포토레지스트에 불균일하게 부착된 폴리머로 인해 콘택홀 측벽(식각된 산화막의 측벽)에 찌그러짐 현상이 발생한 모양을 나타내어 주고 있다.
도 1c는 상기 도 1b의 실제 전자주사현미경(SEM) 사진으로서, 콘택홀 찌그러짐이 발생한 모양을 잘 나타내어 주고 있으며, 이러한 콘택홀 찌그러짐 현상은 반도체 장치의 특성과 수율을 저하시키는 주요 인자로써 작용하게 된다.
상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 콘택홀 찌그러짐 현상을 방지하여 반도체 장치의 특성과 수율을 향상시키는 반도체 장치의 콘택홀 형성 방법을 제공함을 그 목적으로 한다.
도 1a 내지 도 1c는 종래기술과 그 문제점을 설명하기 위한 도면,
도 2a도 내지 도 2c는 본 발명을 설명하기 위한 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 층간 절연막
23 : 포토레지스트 패턴 24 : 균일한 폴리머
상기 목적을 달성하기 위하여 본 발명은 층간절연막 상에 포토레지스트 패턴을 형성하는 단계, 식각 가스로 CF 계열 가스와 O2및 Ar 또는 CO를 사용하여 반응 부산물인 폴리머를 상기 포토레지스트 패턴 측벽에 균일하게 부착되도록 하면서 상기 층간절연막을 식각하는 단계를 포함하여 이루어진다.
반도체 장치의 미세 콘택홀을 형성하기 위해서는 고밀도 플라즈마 식각 장치를 사용하는 것이 매우 유리하며 전자 사이클로트론 공명(ECR) 식각 장치도 이러한 고밀도 플라즈마 식각 장치의 일종이다. 또한 미세 콘택 식각시에는 산화막과 콘택홀 하부 구조와의 선택비를 높이기 위하여 C4F8등의 탄소가 많은 CF계열의 식각 가스를 사용하는 것이 일반적이다. 이러한 이유로해서, 종래에는 전자 사이클로트론 공명 식각 장치를 사용하여 산화막을 식각하며, 식각 가스로는 C4F8과 O2가스를 혼합하여 사용하여 왔다. 하지만 콘택홀의 크기가 작아짐에 따라 식각 반응시 생성된 폴리머가 충분히 휘발하지 못하고 콘택홀 측벽에 불균일하게 부착됨으로써 콘택홀 식각시 마스크 역할을 하게되어 식각 종료후 콘택형상이 찌그러짐 현상이 발생하는 문제점이 생기게 된다.
본 발명은 전자 사이클로트론 식각 장치를 사용한 콘택 식각시 기존에 사용하고 있는 C4F8과 O2가스에 Ar 또는 CO 가스를 첨가하는 것으로, 콘택홀의 크기가 작아짐에 따라 식각 반응시 생성된 폴리머가 충분히 휘발하지 못하고 콘택홀 측벽에 부착하게 되는 것은 제어할 수 없으나, 일정량 이상의 Ar 또는 CO 가스를 첨가하게 되면 식각 반응시 생성되는 폴리머가 이온충격에 의해 해리되면서 콘택홀 측벽에 균일하게 부착되게 되며, 이로인해 식각 반응 종료후 콘택홀 찌그러짐이 없는 미세 콘택홀을 얻을 수 있게 된다.
이하, 첨부도면 도 2a도 내지 도 2c를 통하여 본 발명을 설명하기로한다. 먼저 도 2a는 실리콘기판(21)상에 주로 산화막인 층간절연막(22)를 증착한후 콘택 마스크인 포토레지스트 패턴(23)을 형성한후, 미세 콘택홀 형성을 위하여 전자 사이클로트론 공명(ECR) 식각 장치를 사용하며, 식각 가스로 C4F8과 O2가스에 Ar 또는 CO 가스를 첨가하여 사용하고, 방전압력 수(1∼10) mTorr에서 층간 절연막(22)을 식각한다. 바람직한 가스 플로우 양은 C4F8플로우(Flow) 양은 5∼50 sccm, O2플로우 양은 5∼50sccm, Ar 플로우 양은 100sccm 이상으로 한다.
이때, 도면에 도시된 바와같이, 식각 반응시 생성된 폴리머(24)가 상기 첨가가스인 Ar으로 인해 포토레지스트 패턴(23) 측벽에 균일하게 부착되어 있음을 알수 있다.
도 2b는 식각 공정 종료후 포토레지스트 패턴(23)을 제거한 후의 단면도로서, 상기 포토레지스트 패턴(23) 측벽에 균일하게 부착된 폴리머로 인해 콘택홀 찌그러짐 현상이 발생하지 않고 정상적으로 미세 콘택홀이 형성된 모양을 나타내어주고 있다.
도 2c는 상기 도 2b의 실제 전자주사현미경(SEM)사진으로서 콘택홀 찌그러짐이 발생하지 않고 정상적으로 미세 콘택홀이 형성된 모양을 잘 나타내어주고 있다.
고집적화되어가는 반도체 장치의 미세한 콘택홀을 형성함에 있어, 콘택 식각시 마스크로 작용하는 폴리머를 균일하게 형성하여, 콘택홀 찌그러짐 현상을 방지함으로써, 반도체 장치의 특성과 수율을 향상시킨다.

Claims (6)

  1. 층간절연막 상에 포토레지스트 패턴을 형성하는 단계,
    식각 가스로 CF 계열 가스와 O2및 Ar을 사용하여 반응 부산물인 폴리머를 상기 포토레지스트 패턴 측벽에 균일하게 부착되도록 하면서 상기 층간절연막을 식각하는 단계를 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법
  2. 제1항에 있어서, 상기 층간절연막의 식각은 전자 사이클로트론 공명 식각 장치를 사용하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법
  3. 제2항에 있어서, 상기 전자 사이클로트로 공명 식각 장치의 반응 챔버의 압력이 1∼10mTorr이고, C4F8플로우(Flow) 양은 5∼50 sccm, O2플로우 양은 5∼50sccm, Ar 플로우 양은 100sccm 이상으로하여 식각 공정을 진행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
  4. 층간절연막 상에 포토레지스트 패턴을 형성하는 단계,
    식각 가스로 CF 계열 가스와 O2및 CO을 사용하여 반응 부산물인 폴리머를 상기 포토레지스트 패턴 측벽에 균일하게 부착되도록 하면서 상기 층간절연막을 식각하는 단계를 포함하여 이루어지는 반도체 장치의 콘택홀 형성 방법
  5. 제1항에 있어서, 상기 층간절연막의 식각은 전자 사이클로트론 공명 식각 장치를 사용하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법
  6. 제2항에 있어서, 상기 전자 사이클로트로 공명 식각 장치의 반응 챔버의 압력이 1∼10mTorr이고, C4F8플로우(Flow) 양은 5∼50 sccm, O2플로우 양은 5∼50sccm, Ar 플로우 양은 100sccm 이상으로하여 식각 공정을 진행하는 것을 특징으로 하는 반도체 장치의 콘택홀 형성 방법.
KR1019960069246A 1996-12-20 1996-12-20 반도체 장치의 콘택홀 형성 방법 KR100223760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069246A KR100223760B1 (ko) 1996-12-20 1996-12-20 반도체 장치의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069246A KR100223760B1 (ko) 1996-12-20 1996-12-20 반도체 장치의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR19980050423A KR19980050423A (ko) 1998-09-15
KR100223760B1 true KR100223760B1 (ko) 1999-10-15

Family

ID=19489844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069246A KR100223760B1 (ko) 1996-12-20 1996-12-20 반도체 장치의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100223760B1 (ko)

Also Published As

Publication number Publication date
KR19980050423A (ko) 1998-09-15

Similar Documents

Publication Publication Date Title
EP1042796B1 (en) Improved techniques for etching an oxide layer
US6326307B1 (en) Plasma pretreatment of photoresist in an oxide etch process
US5429710A (en) Dry etching method
US6686295B2 (en) Anisotropic etch method
KR100230908B1 (ko) 반도체 장치의 제조 방법
JP2913936B2 (ja) 半導体装置の製造方法
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
EP1042791B1 (en) Improved techniques for etching with a photoresist mask
KR100311487B1 (ko) 산화막식각방법
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US5767017A (en) Selective removal of vertical portions of a film
US5968278A (en) High aspect ratio contact
US6942816B2 (en) Methods of reducing photoresist distortion while etching in a plasma processing system
KR100780594B1 (ko) 반도체장치의 건식 식각 방법
US6803307B1 (en) Method of avoiding enlargement of top critical dimension in contact holes using spacers
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR100464391B1 (ko) 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법
US6139647A (en) Selective removal of vertical portions of a film
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
JP3865323B2 (ja) エッチング方法及び半導体装置の製造方法
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
US6943120B1 (en) Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure
KR19990003156A (ko) 반도체 소자의 제조 방법
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
KR100317310B1 (ko) 반도체소자의콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee