KR100780594B1 - 반도체장치의 건식 식각 방법 - Google Patents

반도체장치의 건식 식각 방법 Download PDF

Info

Publication number
KR100780594B1
KR100780594B1 KR1020010071839A KR20010071839A KR100780594B1 KR 100780594 B1 KR100780594 B1 KR 100780594B1 KR 1020010071839 A KR1020010071839 A KR 1020010071839A KR 20010071839 A KR20010071839 A KR 20010071839A KR 100780594 B1 KR100780594 B1 KR 100780594B1
Authority
KR
South Korea
Prior art keywords
etching
sccm
dielectric film
photoresist pattern
flow rate
Prior art date
Application number
KR1020010071839A
Other languages
English (en)
Other versions
KR20030041203A (ko
Inventor
류현규
조윤석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010071839A priority Critical patent/KR100780594B1/ko
Priority to US10/294,029 priority patent/US20030096504A1/en
Publication of KR20030041203A publication Critical patent/KR20030041203A/ko
Application granted granted Critical
Publication of KR100780594B1 publication Critical patent/KR100780594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 유전막 식각공정에서 마스크인 포토레지스트의 선택비 부족을 개선시키도록 한 반도체장치의 건식 식각 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체장치의 건식 식각 방법은 방법은 반도체기판상에 유전막을 형성하는 단계, 상기 유전막상에 포토레지스트패턴을 형성하는 단계, 및 상기 포토레지스트패턴을 식각마스크로 하고 C4F6, CH2F2, 산소 및 아르곤가스가 혼합된 혼합가스스(CH2F2의 유량을 C4F6보다 더 크게 함)를 이용하여 상기 유전막을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어지므로써, 유전막(SiO2, BPSG, TEOS, HDP, LP 질화막, PE 질화막) 식각시 발생된 플루오르카본계 폴리머가 포토레지스트패턴상부에 다량 퇴적되어 포토레지스트패턴의 식각선택비를 향상시킨다.
건식식각, 반응성이온식각, 포토레지스트, 선택비, 폴리머

Description

반도체장치의 건식 식각 방법{METHOD OF DRY ETCHING IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1b는 종래기술에 따른 반도체장치의 건식 식각 방법을 도시한 공정 단면도,
도 2는 종래기술에 따른 문제점을 도시한 SEM 사진,
도 3a 내지 도 3b는 본 발명의 제1실시예에 따른 반도체장치의 건식식각 방법을 도시한 공정 단면도,
도 4는 본 발명의 제1실시예에 따른 식각프로파일을 도시한 SEM 사진,
도 5a 내지 도 5b는 본 발명의 제2실시예에 따른 반도체장치의 건식식각 방법을 도시한 공정 단면도,
도 6은 종래기술과 본 발명의 식각제 및 플루오르카본(F/C) 분율에 따른 포토레지스트 선택비를 비교한 도면
도 7은 제1실시예의 파워에 따른 포토레지스트 선택비 특성을 비교한 도면,
도 8은 제1실시예의 압력에 따른 포토레지스트 선택비 특성을 비교한 도면,
도 9는 제1실시예의 온도에 따른 포토레지스트 선택비 특성을 비교한 도면
도 10은 제1실시예의 산소 유량에 따른 포토레지스트 선택비 특성을 비교한 도면,
도 11a 내지 도 11d는 본 발명의 제1실시예 및 제2실시예를 적용하는 다른 콘택홀들을 도시한 도면,
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : SiO2
23 : 포토레지스트패턴 24 : 콘택홀
25 : 반응생성물
본 발명은 반도체장치의 제조 방법에 관한 것으로, 특히 고선택비의 식각이 가능한 건식 식각 방법에 관한 것이다.
최근에 반도체 장치의 미세화가 진행됨에 따라 리소그래피 기술과 식각 기술의 중요성이 증대되고 있는데, 리소그래피시의 노광 광원이나 마스크 재료, 식각시의 사용 가스 등에 관한 다양한 연구가 진행되고 있다.
식각 기술로는 용액을 이용한 습식 식각법, 그리고 가스를 이용한 건식 식각법이 주로 적용되었으며, 반도체 장치의 미세화가 진행됨에 따라 반응성 이온 식각(RIE: Reactive IonEtching) 법이 도입되기 시작했다. 이 반응성이온식각(RIE)법의 도입에 의해 초고밀도의 반도체 장치가 실현 가능하게 되었다.
이와 같이, 식각 기술은 반도체 장치의 미세화와 함께 변화해 온 한편, 리소그래피 기술에 의해 패터닝한 레지스트를 마스크로 하여 피식각물을 선택적으로 식각한다고 하는 반도체 장치의 근본적인 가공 기술은 변하지 않았다.
도 1a 내지 도 1b는 종래기술에 따른 건식 식각법을 설명하기 위한 도면이다.
도 1a에 도시된 바와 같이, 반도체기판(11)상에 유전막(12)을 형성한 후, 유전막(12)상에 포토레지스트를 도포한 후 노광 및 현상으로 패터닝하여 포토레지스트패턴(13)을 형성한다. 여기서, 유전막(12)은 SiO2, TEOS, BPSG 등이다.
다음으로, 포토레지스트패턴(13)을 식각마스크로 하여 유전막(12)을 식각하여 콘택홀(14)을 형성한다.
그러나, 상술한 종래기술은 반도체 장치의 미세화에 의한 포토레지스트 박막화와, 콘택홀(14)의 종횡비 증대 경향에 의해, 콘택홀(14)을 완전하게 개구할때까지 포토레지스트패턴(13)이 식각에 견딜 수 없게 되는 문제점이 있다(도 1b 참조).
도 1b를 참조하면, 콘택홀(14)을 형성하고 있는 동안에 포토레지스트패턴(13)이 모두 식각됨을 알 수 있다. 따라서, 식각마스크인 포토레지스트가 식각 도중에 소실되기 때문에 콘택홀(14)이 형성되는 부분 이외의 유전막(12)의 표면도 식각된다.
이와 같이, 반도체 장치의 미세화가 진행하면 마스크가 되는 포토레지스트가 박막화되기 때문에, 반응성이온식각법(Reactive Ion Etching; RIE)에 의해 식각물의 식각을 행하고 있는 동안, 주변의 포토레지스트 식각도 진행하여 마스크로서의 기능을 다할 수 없다. 이 현상은 특히 고종횡비의 콘택홀이나 트렌치를 형성할 때 현저하게 나타나고, 제조 수율의 저하나 반도체 장치의 성능을 악화시키는 원인이 된다(도 2 참조).
따라서, 포토레지스트의 마스크성의 파손에 의한 영향을 회피하기 위한 기술로서 하드마스크(hardmask)가 도입되었다.
그러나, 하드마스크를 도입하여 식각물, 특히 유전막의 식각 공정은 막 추가 및 공정수 증가로 제조 단가의 상승 및 TAT 증가를 가져와 여러 가지 면에서 레지스트만을 도입한 공정에 비해 불리하다.
한편, 유전막의 식각가스로는 탄소와 플루오르를 함유한 가스를 이용하는데, 예컨대 CF4, CHF3, CH2F2, CH3F, C2F 6, C3F8를 사용하였으나, 전술한 문제점들이 나타나는 단점이 있었다.
이를 해결하기 위해 최근에는 C4F8, C4F6가 개발되어 여러 공정에 적용하고 있으나, 포토레지스트 선택비를 높이는데는 한계가 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 유 전막 식각공정에서 마스크인 포토레지스트의 선택비 부족을 억제하는데 적합한 반도체장치의 건식 식각 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명의 반도체장치의 건식 식각 방법은 반도체기판상에 유전막을 형성하는 단계, 상기 유전막상에 포토레지스트패턴을 형성하는 단계, 및 상기 포토레지스트패턴을 식각마스크로 하고, C4F6, CH2F2, 산소 및 아르곤가스가 혼합된 혼합가스(CH2F2의 유량을 C4F6보다 더 크게 함)를 이용하여 상기 유전막을 식각하여 콘택홀을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
삭제
또한, 본 발명의 반도체장치의 건식 식각 방법은 반도체기판상에 질화막계 제1유전막을 형성하는 단계, 상기 제1유전막상에 산화막계 제2유전막을 형성하는 단계, 상기 제2유전막상에 포토레지스트패턴을 형성하는 단계, 및 상기 포토레지스트패턴을 식각마스크로 하고, C4F6, CH2F2, 산소 및 아르곤가스가 혼합된 혼합가스(CH2F2의 유량을 C4F6보다 더 크게 함)를 이용하여 상기 제1유전막에서 식각이 멈출될때까지 상기 제2유전막을 식각하는 단계, 및 상기 제1유전막을 식각하여 상기 반도체기판의 소정 표면을 노출시키는 단계를 포함하여 이루어짐을 특징으로 한다.
바람직하게, 제1유전막 및 제2유전막 식각시, C4F6는 20sccm∼30sccm의 유량으로 주입시키고, C4F6와 CH2F2의 가스비를 1:1.1로 조절하며, 아르곤은 400sccm∼700sccm의 유량으로 주입되고 산소는 20sccm∼30sccm의 유량으로 주입되는 것을 특징으로 한다.
그리고, 제1유전막 및 제2유전막 식각은 -20℃∼-10℃의 온도, 1700W∼1900W의 파워, 30mTorr∼50mTorr의 압력하에서 이루어지되, 파워 및 압력이 낮을수록 그리고 온도가 높을수록 포토레지스트패턴의 선택비가 증가함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3a 내지 도 3b는 본 발명의 제1실시예에 따른 건식 식각 방법을 설명하기 위한 도면이다.
도 3a에 도시된 바와 같이, 반도체기판(21)상에 유전막으로서 SiO2(22)을 형성하고, SiO2(22) 상에 포토레지스트를 도포한 후 노광 및 현상으로 패터닝하여 SiO2(22)의 식각영역을 노출시키는 포토레지스트패턴(23)을 형성한다.
도 3b에 도시된 바와 같이, 포토레지스트패턴(23)을 식각마스크로 하고, C4F6계 플라즈마에 CH2F2를 첨가한 혼합가스를 식각가스로 이용하는 반응성이온식각법으로 SiO2(22)를 식각하여 반도체기판(21)을 노출시키는 콘택홀(24)을 형성한다.
이 때, CH2F2를 식각가스로 이용하므로 콘택홀(24) 저부에서는 식각이 진행되지만, 포토레지스트패턴(23) 상부에서는 폴리머 등의 반응생성물(25)이 퇴적되어 포토레지스트패턴(23)이 식각되는 것을 방지한다. 따라서, 마스크인 포토레지스트패턴(23)의 손실없이 고종횡비의 콘택홀(24)을 형성할 수 있다.
여기서, CH2F2는 C4F6에서 분해된 CF2 라디칼의 폴리머반응을 향상시키고, 폴리머의 성분을 플루오르카본(Fluoro Carbon; F/C)이 다량 함유되도록 하므로써 포토레지스트패턴의 선택비를 2배 이상 향상시킬 수 있다(도 4 참조).
한편, CH2F2/C4F6 혼합가스에 400sccm∼700sccm의 아르곤(Ar)과 20sccm∼30sccm의 산소(O2) 가스가 더 첨가되며, C4F6는 20sccm∼30sccm의 유량으로 주입되고 C4F6와 CH2F2는 1:0.8∼1.1의 가스비를 갖는다. 이러한 가스비를 유지하는 경우, 포토레지스트패턴의 선택비를 개선시키고 있음은 도 6에 도시되어 있다.
그리고, SiO2(22)의 반응성이온식각 식각시, -20℃∼-10℃의 온도, 1700W∼1900W의 파워, 30mTorr ∼50mTorr의 압력하에서 이루어진다.
그리고, SiO2(22)외에 상술한 반응성이온식각이 가능한 유전막으로는 TEOS, BPSG, HDP 산화막, LP(Low Pressure) 질화막 및 PE(Plasma Enhanced) 질화막중에서 선택되는 하나 또는 이들의 적층막일 수 있다.
도 5a 내지 도 5b는 본 발명의 제2실시예에 따른 건식 식각 방법을 설명하기 위한 도면이다.
도 5a에 도시된 바와 같이, 반도체 기판(31) 상에 게이트 전극과 같은 도전층패턴(32)을 형성한 후, 도전층패턴(32)을 포함한 반도체 기판(31) 상에 SiN(33)을 형성한다.
계속해서, SiN(33) 상에 SiO2(34)을 형성한 후, 인접하는 도전층패턴(32) 사이의 반도체 기판(31)에 이르는 콘택홀을 형성하기 위해서 SiO2(34)상에 포토레지스트를 도포하고 노광 및 현상으로 패터닝하여 콘택홀을 형성하기 위한 마스크인 포토레지스트패턴(35)을 형성한다.
도 5b에 도시된 바와 같이, 포토레지스트패턴(35)을 식각마스크로 하여 SiO2(34)를 식각하되, SiN(33)에서 식각이 멈추도록 한다. 즉, SiN(33)은 식각정지막으로 이용된다.
이 때, CH2F2를 식각가스로 이용하므로 SiN(33)이 드러나는 저부에서는 식각이 진행되지만, 포토레지스트패턴(35) 상부에서는 폴리머 등의 반응생성물(37)이 퇴적되어 포토레지스트패턴(35)이 식각되는 것을 방지한다.
여기서, CH2F2는 C4F6에서 분해된 CF2 라디칼의 폴리머반응을 향상시키고, 폴리머의 성분을 플루오르카본(Fluoro Carbon; F/C)이 다량 함유되도록 하므로써 포 토레지스트패턴의 선택비를 2배 이상 향상시킬 수 있다.
한편, CH2F2/C4F6 혼합가스에 400sccm∼700sccm의 아르곤(Ar)과 20sccm∼30sccm의 산소(O2) 가스가 더 첨가되며, C4F6는 20sccm∼30sccm의 유량으로 주입되고 C4F6와 CH2F2는 1:0.8∼1.1의 가스비를 갖는다. 그리고, SiO2(34)의 반응성이온식각 식각시, -20℃∼-10℃의 온도, 1700W∼1900W의 파워, 30mTorr ∼50mTorr의 압력하에서 이루어진다.
그리고, SiO2(34)외에 상술한 반응성이온식각이 가능한 유전막으로는 TEOS, BPSG 및 HDP 산화막중에서 선택되는 하나 또는 이들의 적층막일 수 있다.
다음으로, SiO2(34) 식각 공정과 동일한 조건하에서 SiN(33)을 식각하여 도전층패턴(32) 사이의 반도체기판(31)을 노출시키는 콘택홀(36)을 완전히 개구시킨다. 이 때, SiN(33)과 SiO2(34)의 식각은 반응성이온식각법으로 진행된다.
도 6은 종래기술과 본 발명의 식각제 및 플루오르카본(F/C) 분율에 따른 포토레지스트 선택비를 비교한 도면으로서, C4F6/CH2F2/O2 /Ar은 막내 플루오르카본(F/C) 분율이 증가할수록 포토레지스트 선택비가 증가하고(∼6), C4F6/O2/Ar 또한 막내 플루오르카본(F/C) 분율이 증가할수록 포토레지스트 선택비가 증가함(∼5)을 알 수 있다.
하지만, C4F6/O2/Ar를 식각제로 이용하는 경우는 플루오르카본(F/C) 분율 및 포토레지스트 선택비 증가에 한계가 있으며, C4F6/CH2F2/O2 /Ar를 식각제로 이용하는 경우가 C4F6/O2/Ar보다 포토레지스트 선택비 증가에 현저한 효과가 있음을 알 수 있다.
결국, 혼합가스내 CH2F2의 가스비가 높으면 그만큼 플루오르카본 분율이 높아져 포토레지스트 선택비가 증가될 것이다.
도 7은 제1실시예의 파워(W)에 따른 포토레지스트 선택비를 도시한 도면으로서, 식각과정에 인가되는 파워가 증가할수록 포토레지스트 선택비가 감소하고 있는 바, 바람직하게 파워는 1700W∼1900W(Watt)의 범위내에서 인가한다.
한편, 인가되는 파워가 1700W 미만인 경우에는 반도체 기판의 가장자리와 중앙 부분에서 식각이 균일하지 않는 문제가 발생되며, 반대로 인가되는 파워가 1900W 이상인 경우에는 챔버 자체가 식각되는 현상이 발생하는 등의 설비적 손상이 발생된다.
도 8은 제1실시예의 압력(mTorr)에 따른 포토레지스트 선택비를 도시한 도면으로서, 식각과정에서 가해주는 압력이 증가할수록 포토레지스트 선택비가 감소하고 있는 바, 바람직하게 압력은 30mTorr∼50mTorr의 범위내에서 적용된다.
한편, 압력이 증가할수록 콘택홀 저부의 CD가 커질 것이며, 이 때 선택비와 CD는 반비례 관계에 있다. 즉, 선택비가 크면 CD가 작아 미세한 콘택홀 형성이 가능한 반면, 선택비가 작으면 CD가 점점 커져 미세 콘택홀 형성이 불가능하다.
그리고, 압력이 낮을수록 이온들의 직진성이 향상되어 보다 수직(vertical) 적인 프로파일(profile)을 얻을 수 있다.
도 9는 제1실시예의 온도에 따른 포토레지스트 선택비를 도시한 도면으로서, 식각 과정의 온도가 증가할수록 포토레지스트 선택비가 증가하고 있는 바, 바람직하게 식각 공정 온도는 -20℃∼-10℃를 유지한다.
한편, 온도가 높을수록 탄소 덩어리들의 적층량이 증가되어 선택비는 더 높아지지만, -10℃ 이상으로 온도가 올라가면 식각 마스크로 사용되는 포토레지스트패턴의 특성이 불량이 나타나는 문제가 있다. 예컨대, 본 발명에서는 -10℃ 온도에서 포토레지스트패턴의 선택비 향상이 두드러지게 나타났으며, 공정 온도가 필요이상(-10℃ 이상) 상승하면 포토레지스트패턴의 특성이 불량하게 되어 식각이 정지되는 현상(Etch stop)이 발생될 수 있다. 예컨대, 온도가 상승하면 포토레지스트패턴이 타는 현상이 발생할 수 있다.
도 10은 제1실시예의 산소 유량에 따른 포토레지스트 선택비를 도시한 도면으로서, 식각 과정에 첨가되는 산소가스의 유량이 증가할수록 선택비가 감소되고 있는 바, 바람직한 산소의 유량은 20sccm∼30sccm을 유지한다.
한편, 산소의 유량이 20sccm이하이면 콘택홀 내부에 적층되는 탄소 덩어리들을 충분히 제거하지 못하여 식각이 정지되는 현상(Etch stop)이 발생될 수 있다.
상술한 도 7 내지 도 10에 의해, 포토레지스트패턴 선택비를 증가시키는 요인으로는 식각가스외에도 챔버 내부의 압력, 인가되는 파워 및 온도가 포함됨을 알 수 있다.
상술한 제1 및 제2 실시예에서의 반응 생성물에 의한 포토레지스트패턴의 식 각억제 현상은 식각가스의 반응에 원인이 있는 것으로, 통상적인 식각가스로서 이용되어 온 CF4, CHF3, CH2F2, CH3F, C2F 6, C3F8는 마그네트론 방전에 의해 진공 챔버 내에서 플라즈마 상태가 되고, 플라즈마내에 이온(또는 라디칼)의 식각기여율은 CH3+(CH3*), CH2+(CH2*), CF+(CF*), C(C*)의 순서로 낮다. 일반적으로 식각 기여율이 낮은 것일수록 반응 생성물로서 퇴적하기 쉽다라고 알려져 있다.
본 발명의 CH2F2는 CF4, CHF3, CH2F2, CH3F, C2F6, C3F8 등의 F계보다 비교적 불포화종이 나타나기 쉬우며, 이 불포화종이 선구물(precursor)이 되어 반응 생성물로서 퇴적하여 식각을 억제함과 동시에 식각제(Etchant)로서 기능하는 활성종도 생성된다.
불포화종이 되는 CF+나 C는 수명이 짧기 때문에 피식각물의 표면에 충돌하여 반응 생성물로서 퇴적하는 한편, 활성종인 CF2+는 수명이 길기 때문에 피식각물의 저부까지 도달할 수 있다. 결국, 트렌치나 콘택홀의 저부만 식각할 수 있다.
물론 식각에 기여하는 활성종은 식각물의 표면에도 존재하긴 하지만, 표면에서는 압도적인 수의 불포화종이 존재하기 때문에, 불포화종에 의한 반응 생성물의 퇴적이 활성종에 의한 식각보다 우세하다. 결과적으로 표면에서는 불포화종에 의한 반응 생성물이 퇴적하여 식각이 진행하지 않고, 트렌치나 콘택홀 저부에서만 활성종에 의한 식각이 이루어지는 것이다.
결국, 상술한 제1실시예 및 제2실시예와 같이, C4F6와 CH2F2의 혼합가스를 이 용하여 SiO2와 같은 유전막을 식각하여 콘택홀을 형성하는 경우, 식각마스크인 포토레지스트패턴의 선택비를 2배 이상 증가시키며, 아울러 산소와 아르곤 가스를 더 첨가하므로써 콘택홀 식각시 콘택홀의 상부가 커진다거나 콘택홀 식각이 정지하는 현상을 방지한다.
즉, 첨가되는 산소(O2) 가스는 탄소(C) 덩어리들과 결합하여 일산화탄소(CO) 또는 이산화탄소(CO2) 가스를 생성하는데, 일산화탄소 또는 이산화탄소 가스들은 챔버내의 펌핑 수단을 통해서 외부로 배출시킨다. 따라서 식각되고 있는 콘택홀내에 적층되는 탄소 덩어리들을 제거할 수 있으므로 식각 공정 도중에 식각이 종료되는 문제점을 억제시킬 수 있다.
이와 같이 산소 가스는 형성하고자 하는 콘택홀의 깊이가 깊은 경우에 유용한 효과를 나타낼 수 있다.
전술한 아르곤과 같은 비활성 가스는 챔버 내부에서의 탄소 분율을 낮추기 위해 공급되는 것으로서, 챔버 내부에서의 탄소 분율이 높아짐에 따라 식각 부산물인 탄소 덩어리들도 보다 많이 발생된다. 탄소 덩어리들이 많이 발생하게 됨에 따라 식각이 이루어지는 콘택홀내에 적층되는 탄소 덩어리들의 양도 점점 많아지게 되고, 그 양이 한계값 이상이 되면 식각이 정지되는 현상이 발생될 수 있다. 따라서 이와 같이 원치 않는 식각 정지 현상을 억제하기 위해서는 적절한 비율의 탄소 분율을 유지시킬 필요가 있다. 따라서 아르곤 가스를 공급하여 탄소 분율을 적절한 수준으로 유지시킨다.
본 발명의 반응성이온식각(RIE) 장치로는, 마그레트론 RIE 장치, 전자 사이클로트론 공명을 이용하여 자장과 마이너스파에 의해 고밀도 플라즈마를 생성하는 ECR(Electron Cyclotron Resonance) 식각장치, 헬리콘파와 전자의 상호 작용에 의해 고밀도 플라즈마를 생성하는 헬리콘파 식각 장치, 그리고 고주파 유도 자장에 의해 생기는 유도 전계에 의해 전자를 가속시켜 이에 의해 플라즈마를 생성하는 유도 결합 플라즈마 식각 장치 등을 이용한다.
그리고, SiO2와 같은 유전막이 덮히는 막으로는 반도체기판에만 한정되는 것은 아니고, 폴리실리콘, 실리사이드, 워드라인일 수 있고, C4F6와 CH2F 2를 식각가스로 이용한 유전막의 식각 공정은 비트라인 콘택, 금속 콘택 식각 공정 등에 적용될 수 있다.
상술한 본 발명의 제1 및 제2실시예에서는 식각되는 유전막이 실리콘 산화막 또는 실리콘 산화막과 실리콘 나이트라이드막의 이중막만을 예를 들어서 설명하였으나, 불순물이 포함된 산화막 또는 산화막/나이트라이드막/산화막의 3층막과 같이 다양한 물질막에도 본 발명에 따른 방법을 적용시킬 수 있다.
또한, 도 11a 내지 도 11d는 본 발명이 적용될 수 있는 콘택홀들의 다른 실시예들을 보인 단면도이다.
도 11a에 도시된 바와 같이, 포토레지스트패턴(45)을 식각마스크로 하여 실리콘산화막(44)을 관통하여 반도체기판(41)의 게이트전극(42)의 일측 소스/드레인 영역(43)을 노출시키는 콘택홀(46)을 형성한다.
이와 같은 콘택홀(46)은 소스/드레인 영역(43)과 후속 금속배선과의 접속을 위한 콘택을 형성하기 위해 형성된다.
도 11b에 도시된 바와 같이, 반도체기판(51)상에 게이트절연막(52), 폴리실리콘막(53), 금속 실리사이드(54) 및 캡층(55)이 순차적으로 적층되어 형성된 게이트 스택을 덮는 실리콘 산화막(56)을 형성한 후, 실리콘산화막(56)상에 일정한 개구부를 갖는 포토레지스트 패턴(57)을 형성한다. 이 때, 캡층(55)은 산화막계열이거나 질화막계열이다.
다음으로, 포토레지스트 패턴(57)을 식각마스크로 하여 실리콘 산화막(56) 및 캡층(55)을 순차적으로 식각하여 금속 실리사이드(54)를 노출시키는 콘택홀(58)을 형성한다.
이와 같은 콘택홀(58)은 워드 라인 배선을 위한 콘택을 형성하기 위하여 형성될 수 있다.
도 11c에 도시된 바와 같이, 반도체 기판(61) 위에 층간 절연막(62)이 형성되며, 층간절연막(62)상에 비트라인패턴이 형성된다. 여기서, 비트라인패턴은 폴리실리콘막(63)과 금속 실리사이드(64)가 순차적으로 적층되어 형성된다.
그후, 비트라인패턴을 완전히 덮는 실리콘 산화막(65)를 형성한 후, 실리콘산화막(65)상에 일정한 개구부를 갖는 포토레지스트패턴(66)을 형성한다.
다음으로, 포토레지스트패턴(66)을 식각마스크로 하여 실리콘산화막(65)를 식각하여 금속실리사이드(64)의 소정 표면을 노출시키는 콘택홀(67)을 형성한다.
이와 같은 콘택홀(67)은 비트라인 배선을 위한 콘택을 형성하기 위하여 형성 될 수 있다.
도 11d에 도시된 바와 같이, 반도체 기판(71) 위에 층간절연막(72)을 형성하며, 층간절연막(72)상에 스토리지전극(73), 유전막(74), 플레이트전극(75)으로 이루어진 캐패시터를 형성하고, 캐패시터를 완전히 덮는 실리콘산화막(76)을 형성한다.
그리고, 실리콘산화막(76)상에 일정한 개구부를 갖는 포토레지스트 패턴(77)을 형성한 후, 포토레지스트패턴(77)을 식각마스크로 하여 실리콘산화막(76)을 식각하여 상부전극의 소정 표면이 노출되는 콘택홀(78)을 형성한다.
이와 같은 콘택홀(78)은 플레이트전극 배선을 위한 콘택을 형성하기 위하여 형성될 수 있다.
이와 같이 도 11a 내지 도 11d에 도시된 콘택홀들은 서로 다른 목적으로 형성되며, 따라서 식각하고자 하는 물질막의 두께도 또한 다르다. 이러한 서로 다른 목적으로 이용되는 콘택홀 형성시에도 상술한 제1 및 제2실시예에서 적용된 C4F6/CH2F2의 혼합식각가스를 이용할 수 있다. 이로써, 하드마스크를 도입할 필요없이 포토레지스트패턴의 선택비를 증가시켜 공정의 완성도를 개선시킨다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 포토레지스트를 마스크로 이용한 유전막의 식각 공정시 식각가스로서 CH2F2를 첨가하므로써 식각 반응 부산물의 생성을 촉진시켜 포토레지스트의 선택비를 향상시킬 수 있는 효과가 있다.
또한, 하드마스크층의 증착 및 제거, 하드마스크의 식각 공정을 생략할 수 있으므로 제조 단가의 감소효과를 가져와 콘택 식각 공정과 배선 공정에서 공정의 완성도를 높일 수 있는 효과가 있다.

Claims (16)

  1. 반도체기판 상에 유전막을 형성하는 단계;
    상기 유전막 상에 포토레지스트패턴을 형성하는 단계; 및
    상기 포토레지스트패턴을 식각마스크로 하고, C4F6, CH2F2, 산소 및 아르곤가스가 혼합된 혼합가스(CH2F2의 유량을 C4F6보다 더 크게 함)를 이용하여 상기 유전막을 식각하여 콘택홀을 형성하는 단계
    를 포함하는 반도체장치의 건식 식각 방법.
  2. 제1항에 있어서,
    상기 C4F6는 20sccm∼30sccm의 유량으로 주입시키고, 상기 C4F6와 CH2F2는 1:1.1의 가스비로 혼합되는 것을 특징으로 하는 반도체장치의 건식 식각 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 아르곤은 400sccm∼700sccm의 유량으로 주입되고, 상기 산소는 20sccm∼30sccm의 유량으로 주입되는 것을 특징으로 하는 반도체장치의 건식 식각 방법.
  5. 제1항에 있어서,
    상기 유전막을 식각하여 콘택홀을 형성하는 단계는,
    -20℃∼-10℃의 온도, 1700W∼1900W의 파워 및 30mTorr∼50mTorr의 압력하에서 이루어짐을 특징으로 하는 반도체장치의 건식 식각 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 반도체기판상에 질화막계 제1유전막을 형성하는 단계;
    상기 제1유전막상에 산화막계 제2유전막을 형성하는 단계
    상기 제2유전막상에 포토레지스트패턴을 형성하는 단계; 및
    상기 포토레지스트패턴을 식각마스크로 하고, C4F6, CH2F2, 산소 및 아르곤가스가 혼합된 혼합가스(CH2F2의 유량을 C4F6보다 더 크게 함)를 이용하여 상기 제1유전막에서 식각이 멈출될때까지 상기 제2유전막을 식각하는 단계; 및
    상기 제1유전막을 식각하여 상기 반도체기판의 소정 표면을 노출시키는 단계
    를 포함하는 반도체장치의 건식 식각 방법.
  12. 제11항에 있어서,
    상기 제1유전막을 식각하는 단계는,
    상기 제2유전막 식각시의 유량, 압력, 온도 및 파워하에서 이루어짐을 특징으로 하는 반도체장치의 건식 식각 방법.
  13. 제11항에 있어서,
    상기 C4F6는 20sccm∼30sccm의 유량으로 주입시키고, 상기 C4F6와 CH2F2는 1:1.1의 가스비로 혼합되는 것을 특징으로 하는 반도체장치의 건식 식각 방법.
  14. 삭제
  15. 제11항에 있어서,
    상기 아르곤은 400sccm∼700sccm의 유량으로 주입되고, 상기 산소는 20sccm∼30sccm의 유량으로 주입되는 것을 특징으로 하는 반도체장치의 건식 식각 방법.
  16. 제11항에 있어서,
    상기 제1유전막 및 상기 제2유전막을 식각하는 단계는,
    -20℃∼-10℃의 온도, 1700W∼1900W의 파워 및 30mTorr∼50mTorr의 압력하에서 이루어지는 반도체장치의 건식 식각 방법.
KR1020010071839A 2001-11-19 2001-11-19 반도체장치의 건식 식각 방법 KR100780594B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010071839A KR100780594B1 (ko) 2001-11-19 2001-11-19 반도체장치의 건식 식각 방법
US10/294,029 US20030096504A1 (en) 2001-11-19 2002-11-14 Method of dry etching for fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010071839A KR100780594B1 (ko) 2001-11-19 2001-11-19 반도체장치의 건식 식각 방법

Publications (2)

Publication Number Publication Date
KR20030041203A KR20030041203A (ko) 2003-05-27
KR100780594B1 true KR100780594B1 (ko) 2007-11-29

Family

ID=19716093

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010071839A KR100780594B1 (ko) 2001-11-19 2001-11-19 반도체장치의 건식 식각 방법

Country Status (2)

Country Link
US (1) US20030096504A1 (ko)
KR (1) KR100780594B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7605089B2 (en) * 2003-05-19 2009-10-20 Nxp B.V. Method of manufacturing an electronic device
KR100653994B1 (ko) * 2005-03-14 2006-12-05 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
KR100711924B1 (ko) * 2005-12-28 2007-04-27 동부일렉트로닉스 주식회사 반도체소자의 컨택홀 형성방법
US7704680B2 (en) * 2006-06-08 2010-04-27 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity
US20080050871A1 (en) * 2006-08-25 2008-02-28 Stocks Richard L Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
US7488687B2 (en) 2006-09-12 2009-02-10 Samsung Electronics Co., Ltd. Methods of forming electrical interconnect structures using polymer residues to increase etching selectivity through dielectric layers
KR100896593B1 (ko) * 2007-10-08 2009-05-07 주식회사 동부하이텍 Ｃｉｓ 소자의 웨이퍼 에지 옥사이드 필링 방지 방법
US20180277387A1 (en) * 2014-08-06 2018-09-27 American Air Liquide, Inc. Gases for low damage selective silicon nitride etching

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335611A (ja) * 1994-06-06 1995-12-22 Hitachi Ltd プラズマエッチング方法
WO2000030168A1 (en) * 1998-11-16 2000-05-25 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related hydroflourocarbons and manifesting a wide process window
KR20010015338A (ko) * 1999-07-20 2001-02-26 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR20010061099A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 콘택 형성방법
KR20010061121A (ko) * 1999-12-28 2001-07-07 박종섭 반도체소자의 도전배선 형성방법
KR20010061614A (ko) * 1999-12-28 2001-07-07 윤종용 반도체 장치의 콘택홀 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335611A (ja) * 1994-06-06 1995-12-22 Hitachi Ltd プラズマエッチング方法
WO2000030168A1 (en) * 1998-11-16 2000-05-25 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related hydroflourocarbons and manifesting a wide process window
KR20010015338A (ko) * 1999-07-20 2001-02-26 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
KR20010061099A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 콘택 형성방법
KR20010061121A (ko) * 1999-12-28 2001-07-07 박종섭 반도체소자의 도전배선 형성방법
KR20010061614A (ko) * 1999-12-28 2001-07-07 윤종용 반도체 장치의 콘택홀 형성방법

Also Published As

Publication number Publication date
US20030096504A1 (en) 2003-05-22
KR20030041203A (ko) 2003-05-27

Similar Documents

Publication Publication Date Title
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US7977390B2 (en) Method for plasma etching performance enhancement
US5514247A (en) Process for plasma etching of vias
US7202172B2 (en) Microelectronic device having disposable spacer
KR100854609B1 (ko) 피쳐 에칭 방법
US7241683B2 (en) Stabilized photoresist structure for etching process
JPH09148314A (ja) ケイ化チタンのエッチングプロセス
US6184119B1 (en) Methods for reducing semiconductor contact resistance
JPH1092798A (ja) 単結晶シリコンのエッチング方法
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
US20010005634A1 (en) Dry etching method and manufacturing method of semiconductor device for realizing high selective etching
TW202036665A (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
KR100780594B1 (ko) 반도체장치의 건식 식각 방법
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
KR20020060957A (ko) 탄소-함유 실리콘 옥사이드 막을 에칭하는 방법
US5767017A (en) Selective removal of vertical portions of a film
US5968278A (en) High aspect ratio contact
JP5058406B2 (ja) 半導体装置の製造方法
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
KR20010028673A (ko) 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법
US6139647A (en) Selective removal of vertical portions of a film
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
JP3581770B2 (ja) サイドウォールの形成方法
KR20090119228A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee