KR20010028673A - 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법 - Google Patents

반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법 Download PDF

Info

Publication number
KR20010028673A
KR20010028673A KR1019990041054A KR19990041054A KR20010028673A KR 20010028673 A KR20010028673 A KR 20010028673A KR 1019990041054 A KR1019990041054 A KR 1019990041054A KR 19990041054 A KR19990041054 A KR 19990041054A KR 20010028673 A KR20010028673 A KR 20010028673A
Authority
KR
South Korea
Prior art keywords
contact hole
gas
forming
etching
semiconductor device
Prior art date
Application number
KR1019990041054A
Other languages
English (en)
Inventor
박현정
강성훈
박성준
남신우
임장빈
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990041054A priority Critical patent/KR20010028673A/ko
Priority to JP2000284113A priority patent/JP2001148375A/ja
Publication of KR20010028673A publication Critical patent/KR20010028673A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명의 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법에 따르면, 먼저 식각하고자 하는 적어도 하나 이상의 물질막을 갖는 반도체 기판을 반응성 이온 식각용 챔버내로 로딩시킨다. 이어서 반응성 이온 식각용 챔버내에 식각 가스로서 탄소와 플로우르를 포함하는 혼합 가스를 공급하고, 물질막과 하부막 사이의 식각 선택비를 증가시키기 위한 선택비 증가 가스로서 CH2F2가스를 공급한다. 그리고 공급된 가스들에 전자기적 에너지를 가하여 플라즈마를 형성하고, 그 플라즈마를 이용한 식각을 수행하여 물질막을 관통하여 하부막의 표면을 노출시키는 컨택 홀을 형성시킨다.

Description

반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법{Method for forming contact hole in semiconductor device using reactive ion etching}
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법에 관한 것이다.
최근 반도체 소자, 특히 메모리 소자를 제조하는데 있어서, 그 디자인 룰이 점점 감소함에 따라 작은 폭과 큰 깊이를 갖는 컨택 홀을 형성하는 것이 요구된다. 상기 컨택 홀을 형성하는 목적 및 방법에는 여러가지가 있다. 일반적으로 DRAM(Direct Random Access Memory)과 같은 메모리 반도체 소자를 제조하는데 있어서, 반도체 기판의 표면을 노출시키는 직접 컨택(direct contact), 게이트 전극의 상부를 노출시키는 워드 라인 컨택, 비트 라인 컨택 및 플레이트 전극 컨택 등을 형성시키기 위한 컨택 홀들이 중간 제조 단계에서 형성되어야 한다. 이와 같은 여러 종류의 컨택 홀들은 그 깊이가 서로 다르며, 식각하여야 할 막질들도 서로 다르다.
그런데 다양한 깊이와 다양한 식각 막질을 갖는 컨택 홀들은 서로 다른 공정으로 형성하는 것은 매우 번거로운 일이며, 소자의 제조 비용도 증가시키는 요인이 될 수 있다. 따라서 상기와 같은 컨택 홀들은 하나의 공정으로 형성하는 것이 바람직하지만, 이 경우에는 적절한 식각률, 선택비 및 수직 프로파일이 요구된다. 상기 식각률은 식각이 이루어지는 속도에 관한 것이고, 선택비는 식각하고자 하는 막과 식각이 종료되어야 할 하부막 사이의 식각률의 차이에 관한 것이며, 그리고 수직 프로파일은 식각에 의해 형성된 컨택 홀의 바닥에서의 폭에 관한 것이다. 그런데 반응성 이온 식각을 이용하여 상기 컨택 홀들을 형성하기 위하여 종래에 사용되던 가스들, 예컨대 CF4가스를 식각 가스로서 플라즈마 식각 공정을 수행하는 경우에는 식각률과 선택비, 또는 선택비와 수직 프로파일이 상호 트레이드-오프 관계를 나타낸다는 문제가 있다. 예를 들면 실리콘 산화막을 식각하는데 사용되는 가스로는 주로 플로우르(F) 기가 포함된 가스를 사용한다. 그런데 이 플로우르 기가 많을수록 식각률이 증가하고 수직 프로파일은 향상되지만 선택비는 감소된다. 이와 같은 이유로 인하여 원하는 식각 프로파일을 얻기가 용이하지 않으며, 경우에 따라서는 컨택이 형성되지 못하는 문제점들도 발생된다. 이를 도면을 참조하면서 보다 구체적으로 설명하면 다음과 같다.
도 1 및 도 2는 CF4가스를 사용한 플라즈마 식각 공정을 수행하여 실리콘 산화막을 개구하는 컨택 홀을 형성하는 경우에 발생되는 문제점들을 설명하기 위하여 나타내 보인 도면들이다. 특히 도 1은 식각률을 증가시키기 위하여 선택비를 낮춘 경우이며, 도 2는 이와 반대로 식각률을 감소시키고 선택비를 증가시킨 경우이다.
먼저, 도 1을 참조하면, 반도체 기판(10) 위에 게이트 도전층 패턴(11)이 형성되어 있고, 그 상부에는 비트 라인 패턴(13)이 형성되어 있다. 그리고 그 위에는 커패시터의 상부 전극으로서의 도전막, 예컨대 폴리실리콘막(14)이 형성되어 있으며, 상기 막들 사이에는 절연막으로서의 실리콘 산화막(12)이 형성되어 있다.
이와 같은 구조체에서 폴리실리콘막(14)으로의 컨택을 위한 컨택 홀(15)을 형성시키기 위하여, CF4가스를 사용한 플라즈마 식각 공정을 수행하는 경우에, 실리콘 산화막(12)에 대한 식각은 폴리실리콘막(14)의 표면이 노출되면 중지되어야 한다. 그러나 식각률을 증가시키기 위하여 플로우르 기의 공급량을 증가시키면 상대적으로 감소되는 선택비로 인하여, 폴리실리콘막의 일부(점선으로 표시된 부분; 14')까지 식각되는 문제가 발생될 수 있다.
다음에 도 2를 참조하면, 액티브 영역(20')을 갖는 반도체 기판(20) 위에 게이트 도전층 패턴(21)이 형성되어 있고, 그 상부에는 비트 라인 패턴(24)이 형성되어 있다. 그리고 게이트 도전층 패턴(21)과 비트 라인 패턴(24) 사이에는 절연막으로서의 실리콘 산화막(23)이 형성되어 있다.
이와 같은 구조체에서 액티브 영역(20')으로의 컨택을 형성하기 위하여 CF4가스를 사용한 플라즈마 식각 공정을 수행하는 경우에, 실리콘 산화막(23)에 대한 식각은 반도체 기판(20)의 액티브 영역(20')의 표면이 노출되면 중지되어야 한다. 그러나 선택비를 증가시키기 위하여 식각률을 낮추는 경우에는, 식각 부산물들인 폴리머(26)가 컨택 홀 내에 적체됨으로 인하여 식각이 도중에 정지되는 문제가 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는 식각률을 감소시키지 않고 선택비를 증가시켜서 다양한 깊이와 목적들을 갖는 컨택 홀들을 하나의 식각 공정에 의해 형성시킬 수 있는 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법을 제공하는 것이다.
도 1은 종래 반도체 소자의 컨택 홀 형성 방법을 사용한 경우에 낮은 선택비에 따른 문제점을 설명하기 위하여 나타내 보인 단면도이다.
도 2는 종래 반도체 소자의 컨택 홀 형성 방법을 사용한 경우에 낮은 식각률에 따른 문제점을 설명하기 위하여 나타내 보인 단면도이다.
도 3은 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 의해 형성되는 제1 컨택 홀을 나타내 보인 단면도이다.
도 4는 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 의해 형성되는 제2 컨택 홀을 나타내 보인 단면도이다.
도 5는 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 의해 형성되는 제3 컨택 홀을 나타내 보인 단면도이다.
도 6은 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 의해 형성되는 제4 컨택 홀을 나타내 보인 단면도이다.
도 7은 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 채용되는 반응성 이온 식각용 챔버를 나타내 보인 도면이다.
도 8은 종래의 컨택 홀 형성 방법과 본 발명에 따른 컨택 홀 형성 방법을 적용한 경우에서의 식각률 및 균일도를 비교하기 위해 나타내 보인 그래프이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법에 따르면, 먼저 식각하고자 하는 적어도 하나 이상의 물질막을 갖는 반도체 기판을 반응성 이온 식각용 챔버내로 로딩시킨다. 이어서 상기 반응성 이온 식각용 챔버내에 식각 가스로서 탄소와 플로우르를 포함하는 혼합 가스를 공급하고, 상기 물질막과 하부막 사이의 식각 선택비를 증가시키기 위한 선택비 증가 가스로서 CH2F2가스를 공급한다. 그리고 상기 가스들에 전자기적 에너지를 가하여 플라즈마를 형성하고, 상기 플라즈마를 이용한 식각을 수행하여 상기 물질막을 관통하여 상기 하부막의 표면을 노출시키는 컨택 홀을 형성시킨다.
상기 컨택 홀은 실리콘 산화막을 관통하여 실리콘 기판을 노출시키는 제1 컨택 홀일 수 있으며, 이 경우에 상기 제1 컨택 홀의 깊이는 14000-16000Å이 되도록 하는 것이 바람직하다.
상기 컨택 홀은 실리콘 산화막 및 실리콘 나이트라이드막을 관통하여 금속 실리사이드를 노출시키는 제2 컨택 홀일 수 있으며, 이 경우에 상기 제2 컨택 홀의 깊이는 12000-13000Å이 되도록 하는 것이 바람직하다.
상기 컨택 홀은 실리콘 산화막을 관통하여 금속 실리사이드를 노출시키는 제3 컨택 홀일 수 있으며, 이 경우에 상기 제3 컨택 홀의 깊이는 8000-9000Å이 되도록 하는 것이 바람직하다.
상기 컨택 홀은 실리콘 산화막을 관통하여 폴리실리콘막을 노출시키는 제4 컨택 홀일 수 있으며, 이 경우에 상기 제4 컨택 홀의 깊이는 4000-10000Å이 되도록 하는 것이 바람직하다.
바람직하게는 상기 식각 가스로 CHF3가스를 사용하며, 이 경우에 상기 CHF3가스의 공급량은 15-80sccm이다. 그리고 상기 CH2F2가스의 공급량은 1-20sccm이다.
바람직하게는 상기 컨택 홀을 형성시키는 단계에서 상기 반응성 이온 식각 챔버내에 식각 중에 발생되는 탄소 성분을 제거하기 위한 산소 가스를 공급할 수 있으며, 이 경우에 상기 산소 가스의 공급량은 20sccm 이하가 되도록 한다.
바람직하게는 상기 컨택 홀을 형성시키는 단계에서 상기 물질막 위에 형성되어 식각 마스크로 사용되는 포토레지스트막 패턴을 보호하기 위한 일산화탄소 가스를 공급할 수 있으며, 이 경우에 상기 일산화탄소 가스의 공급량은 400sccm 이하가 되도록 한다.
바람직하게는 상기 반응성 이온 식각용 챔버내의 압력은 10-60mTorr, 상기 챔버내에 인가되는 RF 전력은 1000-2000W, 그리고 상기 챔버내에서 상기 반도체 기판을 지지하는 웨이퍼 척의 온도는 0-60℃가 되도록 한다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태들로 변형될 수 있다. 예를 들면 아래의 실시예에서는 식각되는 물질막이 실리콘 산화막 또는 실리콘 산화막과 실리콘 나이트라이드막의 이중 층만을 예를 들어서 설명하였으나, 불순물이 포함된 산화막 또는 산화막/나이트라이드막/산화막의 3층막과 같이 다양한 물질막에도 본 발명에 따른 방법을 적용시킬 수 있다. 따라서 본 발명의 범위가 아래에서 상술하는 실시예들로 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명은 보다 완전하게 설명하기 위하여 제공되는 것이다.
도 3 내지 도 6은 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 의해 형성된 제1 내지 제4 컨택 홀을 각각 나타내 보인 단면도들이다. 그리고 도 7은 본 발명에 따른 반도체 소자의 컨택 홀 형성 방법에 채용되는 반응성 이온 식각용 챔버를 나타내 보인 도면이다. 도 3 내지 도 6에 도시된 컨택 홀들은 동일한 기판 위에 모두 형성될 수 있으며, 경우에 따라서는 2개 또는 3개의 컨택 홀들이 조합되어 형성될 수도 있다.
먼저 도 3을 참조하면, 소스/드레인 영역과 같은 불순물 영역(110)을 갖는 반도체 기판(100) 위에 실리콘 산화막(120)이 형성되며, 그 위에는 일정한 개구부를 갖는 포토레지스트막 패턴(130)이 형성된다. 본 실시예에서 형성하고자 하는 제1 컨택 홀(140)은 상기 포토레지스트막 패턴(130)을 식각 마스크로 하여 상기 실리콘 산화막(120)을 관통하여 반도체 기판(100)의 불순물 영역(110)이 노출되도록 한다. 이와 같은 제1 컨택 홀은 소스/드레인 영역과의 직접 컨택을 만들기 위하여 형성될 수 있다. 상기 제1 컨택 홀(140)의 깊이(a), 즉 식각하여야 할 실리콘 산화막(120)의 두께는 14000-16000Å이다.
다음에 도 4를 참조하면, 반도체 기판(100) 위에 게이트 스택이 형성된다. 상기 게이트 스택은 게이트 절연막(210), 폴리실리콘막(220), 금속 실리사이드(230) 및 실리콘 나이트라이드 캡층(240)이 순차적으로 적층되어 형성된다. 게이트 스택의 측벽에는 스페이서(250)가 형성된다. 절연막인 실리콘 산화막(260)은 게이트 스택을 완전히 덮도록 형성되며, 그 위에는 일정한 개구부를 갖는 포토레지스트막 패턴(170)이 형성된다. 본 실시예에서 형성하고자 하는 제2 컨택 홀(280)은 실리콘 산화막(260) 및 실리콘 나이트라이드 캡층(240)을 순차적으로 식각하여 금속 실리사이드(230)를 노출시킨다. 이와 같은 제2 컨택 홀(280)은 워드 라인 배선을 위한 컨택을 만들기 위하여 형성될 수 있다. 상기 제2 컨택 홀(280)의 깊이(b), 즉 식각하여야 할 실리콘 산화막(260)과 실리콘 나이트라이드 캡층(240)의 두께는 12000-13000Å이다.
다음에 도 5를 참조하면, 반도체 기판(100) 위에 층간 절연막(310)이 형성되며, 그 위에는 비트 라인 패턴이 형성된다. 상기 비트 라인 패턴은 폴리실리콘막(320)과 금속 실리사이드(330)가 순차적으로 적층되어 형성된다. 절연막으로서 실리콘 산화막(340)은 비트 라인 패턴을 완전히 덮도록 형성되며, 그 위에는 일정한 개구부를 갖는 포토레지스트막 패턴(350)이 형성된다. 본 실시예에서 형성하고자 하는 제3 컨택 홀(360)은 실리콘 산화막(340)을 식각하여 금속 실리사이드(330)를 노출시킨다. 이와 같은 제3 컨택 홀(360)은 비트 라인 배선을 위한 컨택을 만들기 위하여 형성될 수 있다. 상기 제3 컨택 홀(360)의 깊이(c), 즉 식각하여야 할 실리콘 산화막(340)의 두께는 8000-9000Å이다.
다음에 도 6을 참조하면, 반도체 기판(100) 위에 층간 절연막(410)이 형성되며, 그 위에는 플레이트 전극으로 사용되는 폴리실리콘막(420)이 형성된다. 도면에서, 커패시터를 구성하는 스토리지 전극과 유전체막에 대한 도시는 생략하였다. 절연막으로서 실리콘 산화막(430)은 폴리실리콘막(420)을 완전히 덮도록 형성되며, 그 위에는 일정한 개구부를 갖는 포토레지스트막 패턴(440)이 형성된다. 본 실시예에서 형성하고자 하는 제4 컨택 홀(450)은 실리콘 산화막(430)을 식각하여 폴리실리콘막(420)을 노출시킨다. 이와 같은 제4 컨택 홀(450)은 플레이트 전극 배선을 위한 컨택을 만들기 위하여 형성될 수 있다. 상기 제4 컨택 홀(450)의 깊이(d), 즉 식각하여야 할 실리콘 산화막(430)의 두께는 4000-10000Å이다.
이와 같이 도 3 내지 도 6에 도시된 제1 내지 제4 컨택 홀들은 서로 다른 목적으로 형성되며, 따라서 식각하고자 하는 물질막의 두께도 또한 다르다. 이하에서는 반응성 이온 식각용 챔버내에서, 상기 제1 내지 제4 컨택 홀들을 동일한 반도체 기판 위에 동시에 또는 적어도 두 개 이상의 컨택 홀들을 동일한 반도체 기판 위에 형성하는 과정을 보다 상세하게 설명하기로 한다.
도 7에 도시된 바와 같이, 반응성 이온 식각용 챔버(500)의 하부에는 웨이퍼 척(510)이 설치되어, 그 위에 식각하고자 하는 물질막이 형성된 반도체 기판(520)이 안착된다. 상기 웨이퍼 척(510)은 하부 전극으로서의 역할을 동시에 수행할 수 있다. 반응성 이온 식각용 챔버(500)의 상부에는 상부 전극(530)이 배치된다. 이 상부 전극(530)에는 그 단면을 관통하는 홈들(미도시)이 복수개가 형성되어 있으며, 각 홈들은 가스 공급부(미도시)와 연결되어서 반응성 이온들을 형성하기 위한 식각 가스와 선택비를 증가시키기 위한 선택비 증가 가스가 공급되는 통로를 형성한다. 반응성 이온 식각 설비(500)의 상부 및 하부에는 각각 RF(Radio Frequency) 전원(540)(550)이 연결되고, 그 측벽에는 전자석(560)이 연결되어, 플라즈마를 형성하기 위한 전자기적 에너지를 제공한다.
이와 같은 반응성 이온 식각용 챔버(500)내에 식각하고자 하는 적어도 하나 이상의 물질막을 갖는 반도체 기판(520)을 로딩시킨다. 다음에 반응성 이온 식각용 챔버(500)내에 식각 가스로서 탄소와 플로우르를 포함하는 혼합 가스, 예컨대 CF4가스 또는 CHF3가스를 공급하고, 상기 물질막과 하부막 사이의 식각 선택비를 증가시키기 위한 선택비 증가 가스로서 CH2F2가스를 공급한다. 상기 CHF3가스의 공급량은 15-80sccm(standard cubic centimeters per minute)이 되도록 하고, CH2F2가스의 공급량은 1-20sccm이 되도록 한다. 선택비 증가 가스인 CH2F2가스는 플라즈마 내에서 분해되어 CH2F, CH2등의 레디컬을 형성하게 되고, 이 레디컬은 아래의 반응식 1 내지 반응식 3의 반응을 한다.
4Si+4CHF3+2CH2F2+2O2+2CO →4SiF4↑+3O2+8C↓+4H2
Si3N4+3CHF3+3CH2F2+13/2O2+CO →3SiF4↑+NF3↑+3NH2↑+7CO2↑
7SiO2+8CHF3+2CH2F2+4O2+2CO →7SiF4↑+12CO2↑+6H2↑
상기 반응식 1 내지 반응식 3에 따르면, CH2F2가스는 식각 저지막인 실리콘 기판(도 3의 100), 금속 실리사이드(도 4의 230, 도 5의 330) 및 폴리실리콘막(도 6의 420) 위에 탄소(C) 덩어리들을 쌓이게 하여 식각이 종료되도록 한다. 따라서 식각률을 감소시키지 않고도, 식각 공정이 이루어지는 동안 식각하여야 할 물질막과 식각이 정지되어야 할 하부막 사이의 식각 선택비를 증가시킬 수 있다. 또한 식각하여야 할 실리콘 나이트라이드 캡층(도 4의 240) 위에도 탄소 덩어리들을 쌓이게 하지만, SiF4, NF4및 NH3가스로 반응하므로 실리콘 나이트라이드 캡층(도 4의 240)에 대한 식각률도 함께 증가한다.
상기 반응성 이온 식각용 챔버(500) 내에는 식각 가스 이외에도 첨가 가스들이 더 공급된다. 공급되는 첨가 가스들로는 산소(O2) 가스, 일산화탄소(CO) 가스 및 불활성 가스가 포함된다.
첨가 가스로서 공급되는 산소 가스는 탄소 덩어리들과 결합하여 일산화탄소 또는 이산화탄소 가스를 생성한다. 이 일산화탄소 또는 이산화탄소 가스들은 챔버내의 펌핑 수단을 통해서 외부로 배출시킨다. 따라서 식각되고 있는 컨택 홀내에 적층되는 탄소 덩어리들을 제거할 수 있으므로 식각 공정 도중에 식각이 종료되는 문제점을 억제시킬 수 있다. 산소 가스는 형성하고자 하는 컨택 홀의 깊이가 깊은 경우에 유용한 효과를 나타낼 수 있다.
상기 일산화탄소 가스는 플라즈마내에서의 탄소 공급원의 기능을 수행하는 한편, 일산화탄소 가스에서 분해되는 산소 이온에 의해 탄소 덩어리를 제거하는 기능도 동시에 수행한다. 따라서 실리콘 나이트라이드막에 대한 실리콘 산화막의 선택비에 대해서는 중요한 파라메타가 되지는 않는다. 그러나 탄소 공급원으로서 공급되는 탄소 덩어리들은 포토레지스트막 패턴(도 3의 130, 도 4의 270, 도 5의 350, 도 6의 440)의 모서리 부분에 적층된다. 다시 말하면 식각 공정이 이루어지는 동안에 포토레지스트막 패턴의 모서리 부분도 어느 정도 식각이 이루어지며, 이 경우에 형성되는 컨택 홀의 상부 크기는 아래 부분보다 더 커진다. 그러나 상기 일산화탄소 가스로부터 공급되는 탄소 덩어리가 식각이 이루어진 포토레지스트막 패턴의 모서리 부분에 적층되어 컨택 홀의 상부 크기가 커지게 되는 현상이 방지된다. 이와 같은 효과를 달성하기에 적합한 일산화탄소 가스의 공급량은 400sccm 이하이다.
상기 불활성 가스는 챔버 내부에서의 탄소 분율을 낮추기 위해 공급되는 것으로서, 대표적으로 사용되는 가스는 아르곤(Ar) 가스이다. 보다 구체적으로 설명하면, 챔버 내부에서의 탄소 분율이 높아짐에 따라 식각 부산물인 탄소 덩어리들도 보다 많이 발생된다. 탄소 덩어리들이 많이 발생하게 됨에 따라 식각이 이루어지는 컨택 홀내에 적층되는 탄소 덩어리들의 양도 점점 많아지게 되고, 그 양이 한계값 이상이 되면 식각이 정지되는 현상이 발생될 수 있다. 따라서 이와 같이 원치 않는 식각 정지 현상을 억제하기 위해서는 적절한 비율의 탄소 분율을 유지시킬 필요가 있다. 따라서 아르곤 가스를 공급하여 탄소 분율을 적절한 수준으로 유지시킨다.
상기 공정 조건에는 반응성 이온 식각용 챔버(500) 내부 공간내의 압력, 인가되는 RF 전력 및 반도체 기판(520)이 위치하는 웨이퍼 척(510)의 온도가 포함된다.
먼저 반응성 이온 식각용 챔버(500) 내부 공간내의 압력은 10-60mTorr이 유지되도록 한다. 일반적으로 압력이 높을수록 실리콘 산화막과 실리콘 나이트라이드막의 식각률 차이가 커지며, 압력이 낮을수록 챔버내에서의 이온들의 직진성이 향상되어 보다 수직적인 프로파일을 얻을 수 있다.
상기 반응성 이온 식각용 챔버(500)에 인가되는 RF 전력은 1000-2000Watt가 되도록 한다. 인가되는 RF 전력이 1000Watt 미만인 경우에는 반도체 기판의 가장자리와 중앙 부분에서 식각이 균일하지 않게 형성된다. 그리고 인가되는 RF 전력이 2000Watt 이상인 경우에는 챔버 자체가 식각되는 현상이 발생하는 등의 설비적 손상이 발생된다.
한편, 앞서 언급한 바와 같이, 식각 가스가 챔버내로 공급되어 발생되는 반응들(반응식 1 내지 3 참조)은 식각 가스의 공급량 외에도 반응 온도에 의해 좌우되며, 특히 반도체 기판(520)이 위치하는 웨이퍼 척(510)의 온도에 의해 결정된다. 웨이퍼 척(510)의 온도가 높을수록 탄소 덩어리들의 적층량이 증가되어 식각 선택비는 더 높아지지만, 60℃ 이상으로 온도가 올라가면 식각 마스크로 사용되는 포토레지스트막 패턴이 타게 된다. 따라서 반도체 기판(520)이 위치하는 웨이퍼 척(510)의 온도를 0-60℃로 유지시켜 포토레지스트막 패턴이 타는 현상을 방지한다.
도 8은 본 발명에 따른 컨택 홀 형성 방법에 의하여 CH2F2가스를 첨가시킨 경우와, 종래의 컨택 홀 형성 방법에 의하여 CH2F2가스를 첨가시키지 않은 경우에서의 식각률 및 균일도를 비교하기 위해 나타내 보인 그래프이다.
도 8에 도시된 바와 같이, 본 발명에 따라 CH2F2가스를 첨가시킨 경우(620, 640)에서의 식각률 및 균일도는 CH2F2가스를 첨가시키지 않은 종래의 경우(610, 630)에서의 식각률 및 균일도와 거의 차이가 생기지 않았으며, 오히려 약간 증가되는 경향을 나타내었다. 따라서 본 발명에서와 같이 CH2F2가스를 첨가하는 경우에는 식각률을 감소시키지 않고도 선택비를 증가시킬 수 있다는 것을 알 수 있다.
이상의 설명에서와 같이, 본 발명에 따른 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법에 의하면, 식각 가스와 함께 첨가 가스로서 CH2F2가스를 공급하면서 식각 공정을 수행함으로써 식각률을 감소시키지 않고도 선택비를 증가시킬 수 있다.

Claims (17)

  1. (가) 식각하고자 하는 적어도 하나 이상의 물질막을 갖는 반도체 기판을 반응성 이온 식각용 챔버내로 로딩시키는 단계;
    (나) 상기 반응성 이온 식각용 챔버내에 식각 가스로서 탄소와 플로우르를 포함하는 혼합 가스를 공급하고, 상기 물질막과 하부막 사이의 식각 선택비를 증가시키기 위한 선택비 증가 가스로서 CH2F2가스를 공급하는 단계; 및
    (다) 상기 가스들에 전자기적 에너지를 가하여 플라즈마를 형성하고, 상기 플라즈마를 이용한 식각을 수행하여 상기 물질막을 관통하여 상기 하부막의 표면을 노출시키는 컨택 홀을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  2. 제1항에 있어서,
    상기 컨택 홀은 실리콘 산화막을 관통하여 실리콘 기판을 노출시키는 제1 컨택 홀인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  3. 제2항에 있어서,
    상기 제1 컨택 홀의 깊이는 14000-16000Å이 되도록 하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  4. 제1항에 있어서,
    상기 컨택 홀은 실리콘 산화막 및 실리콘 나이트라이드막을 관통하여 금속 실리사이드를 노출시키는 제2 컨택 홀인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  5. 제4항에 있어서,
    상기 제2 컨택 홀의 깊이는 12000-13000Å이 되도록 하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  6. 제1항에 있어서,
    상기 컨택 홀은 실리콘 산화막을 관통하여 금속 실리사이드를 노출시키는 제3 컨택 홀인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  7. 제6항에 있어서,
    상기 제3 컨택 홀의 깊이는 8000-9000Å이 되도록 하는 것을 특징으로 반도체 소자의 컨택 홀 형성 방법.
  8. 제1항에 있어서,
    상기 컨택 홀은 실리콘 산화막을 관통하여 폴리실리콘막을 노출시키는 제4 컨택 홀인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  9. 제8항에 있어서,
    상기 제4 컨택 홀의 깊이는 4000-10000Å이 되도록 하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  10. 제1항에 있어서,
    상기 식각 가스로 CHF3가스를 사용하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  11. 제10항에 있어서,
    상기 CHF3가스의 공급량은 15-80sccm인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  12. 제1항에 있어서,
    상기 CH2F2가스의 공급량은 1-20sccm인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  13. 제1항에 있어서,
    상기 단계 (다)에서 상기 반응성 이온 식각 챔버내에 식각 중에 발생되는 탄소 성분을 제거하기 위한 산소 가스를 공급하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  14. 제13항에 있어서,
    상기 산소 가스의 공급량은 20sccm 이하인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  15. 제1항에 있어서,
    상기 단계 (다)에서 상기 물질막 위에 형성되어 식각 마스크로 사용되는 포토레지스트막 패턴을 보호하기 위한 일산화탄소 가스를 공급하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  16. 제15항에 있어서,
    상기 일산화탄소 가스의 공급량은 400sccm 이하인 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
  17. 제1항에 있어서,
    상기 반응성 이온 식각용 챔버내의 압력은 10-60mTorr, 상기 챔버내에 인가되는 RF 전력은 1000-2000W, 그리고 상기 챔버내에서 상기 반도체 기판을 지지하는 웨이퍼 척의 온도는 0-60℃가 되도록 하는 것을 특징으로 하는 반도체 소자의 컨택 홀 형성 방법.
KR1019990041054A 1999-09-22 1999-09-22 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법 KR20010028673A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019990041054A KR20010028673A (ko) 1999-09-22 1999-09-22 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법
JP2000284113A JP2001148375A (ja) 1999-09-22 2000-09-19 反応性イオンエッチングを用いた半導体素子のコンタクトホール形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990041054A KR20010028673A (ko) 1999-09-22 1999-09-22 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20010028673A true KR20010028673A (ko) 2001-04-06

Family

ID=19612714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990041054A KR20010028673A (ko) 1999-09-22 1999-09-22 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법

Country Status (2)

Country Link
JP (1) JP2001148375A (ko)
KR (1) KR20010028673A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394556C (zh) * 2001-08-27 2008-06-11 Icd股份有限公司 利用等离子体去除衬底上涂布的有机对准层并恢复衬底的方法
KR101031480B1 (ko) * 2003-12-15 2011-04-26 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7393788B2 (en) * 2006-02-10 2008-07-01 Cook Julie A Method and system for selectively etching a dielectric material relative to silicon
FR3013502A1 (fr) * 2013-11-20 2015-05-22 Commissariat Energie Atomique Procede de protection d’une couche de siliciure
CN109075075B (zh) * 2016-04-05 2023-06-06 Tes股份有限公司 硅氧化膜的选择性蚀刻方法
JP6621882B2 (ja) * 2018-08-08 2019-12-18 東京エレクトロン株式会社 エッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009953A (ko) * 1993-09-17 1995-04-26 가나이 쯔도무 드라이 에칭방법
KR970067691A (ko) * 1996-03-28 1997-10-13 가네꼬 히사시 건식 에칭 공정
KR19980071698A (ko) * 1997-02-25 1998-10-26 세끼자와 다다시 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950009953A (ko) * 1993-09-17 1995-04-26 가나이 쯔도무 드라이 에칭방법
KR970067691A (ko) * 1996-03-28 1997-10-13 가네꼬 히사시 건식 에칭 공정
KR19980071698A (ko) * 1997-02-25 1998-10-26 세끼자와 다다시 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100394556C (zh) * 2001-08-27 2008-06-11 Icd股份有限公司 利用等离子体去除衬底上涂布的有机对准层并恢复衬底的方法
KR101031480B1 (ko) * 2003-12-15 2011-04-26 주식회사 하이닉스반도체 반도체소자의 콘택홀 형성방법

Also Published As

Publication number Publication date
JP2001148375A (ja) 2001-05-29

Similar Documents

Publication Publication Date Title
US6183655B1 (en) Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
US7541270B2 (en) Methods for forming openings in doped silicon dioxide
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6686295B2 (en) Anisotropic etch method
US6217786B1 (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
US20070281477A1 (en) Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US20010053609A1 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
US20050095783A1 (en) Formation of a double gate structure
US6083845A (en) Etching method
KR20010028673A (ko) 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법
KR100780594B1 (ko) 반도체장치의 건식 식각 방법
US7592268B2 (en) Method for fabricating semiconductor device
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR20010028674A (ko) 반응성 이온 식각을 이용하여 높은 선택비를 갖는 반도체소자의 홀 형성방법
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
KR100249012B1 (ko) 반도체장치의 콘택홀 형성방법
KR100274597B1 (ko) 반도체장치제조용다결정규소막및텅스텐실리사이드막의식각가스조성물과이를이용한플라즈마식각방법
US20070287286A1 (en) Method for fabricating semiconductor device
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법
KR100649025B1 (ko) 플래시 메모리 소자의 제조방법
KR100223760B1 (ko) 반도체 장치의 콘택홀 형성 방법
KR0137716B1 (ko) 반도체 소자의 콘텍 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application