KR100272491B1 - 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법 - Google Patents

식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100272491B1
KR100272491B1 KR1019980049883A KR19980049883A KR100272491B1 KR 100272491 B1 KR100272491 B1 KR 100272491B1 KR 1019980049883 A KR1019980049883 A KR 1019980049883A KR 19980049883 A KR19980049883 A KR 19980049883A KR 100272491 B1 KR100272491 B1 KR 100272491B1
Authority
KR
South Korea
Prior art keywords
etching
polymer
photoresist pattern
semiconductor device
plasma treatment
Prior art date
Application number
KR1019980049883A
Other languages
English (en)
Other versions
KR20000033152A (ko
Inventor
서강일
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980049883A priority Critical patent/KR100272491B1/ko
Priority to JP11137669A priority patent/JP2000164581A/ja
Publication of KR20000033152A publication Critical patent/KR20000033152A/ko
Application granted granted Critical
Publication of KR100272491B1 publication Critical patent/KR100272491B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법이 개시되어 있다. 식각 대상층의 상부에 포토레지스트 패턴을 형성한다. 플라즈마 처리를 실시하여 포토레지스트 패턴의 측벽에 식각 대상층의 식각 속도를 증가시킬 수 있는 폴리머를 균일한 두께로 형성한다. 폴리머가 형성되어 있는 포토레지스트 패턴을 이용하여 식각 대상층을 식각함으로써 홀을 형성한다. 폴리머가 식각 대상층의 식각 속도를 증가시키므로 콘택홀이나 트렌치와 같은 홀 내에서의 식각 지연 현상을 개선할 수 있다.

Description

식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는 콘택홀이나 트렌치와 같은 홀을 형성하기 위한 식각 공정시 발생하는 식각 지연(RIE-LAG) 현상을 개선할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치가 고집적화 및 고속화됨에 따라, 미세 패턴의 형성이 요구되고 있으며 배선의 폭(width) 뿐만 아니라 배선과 배선 사이의 간격(space)도 현저하게 감소하고 있다. 특히, 반도체 기판 내에 형성되어 있는 고립된 활성 영역들을 고전도성 박막을 사용하여 연결시키는 콘택홀의 형성은 얼라인 마진(align margin), 소자분리 마진(isolation margin) 등을 확보하면서 이루어져야 하므로, 소자의 구성에 있어서 상당한 면적을 차지하게 된다. 따라서, 다이내믹 랜덤 억세스 메모리(dynamic random access memory; DRAM)이나 스태틱 랜덤 억세스 메모리(static random access memory; SRAM)과 같은 메모리 소자에 있어서 콘택홀은 메모리 셀의 면적을 결정하는 주요 요인으로 작용한다.
최근에는 0.25μm 이하의 반도체 공정 기술이 급속히 발전하고 있으며, DRAM 장치에서 캐패시터 스토리지 전극을 활성 영역에 연결시키기 위한 매몰 콘택홀의 경우 64M DRAM 이상에서는 0.2μm 이하의 바닥 사이즈(bottom size)가 요구되고 있다. 그러나, 기존의 콘택홀 형성방법으로는 미세 사이즈의 콘택홀을 형성하기가 어려우며, 특히 콘택홀의 깊이 대 넓이의 비, 즉 어스펙트 비(aspect ratio)가 점점 커질수록 콘택홀에서의 식각 속도(etch rate)가 낮아지는 소위, 식각 지연 현상이 발생한다.
이러한 식각 지연 현상은 콘택홀의 어스펙트 비가 커질수록 식각 반응에 필요한 라디칼(radical)이나 이온이 콘택홀의 바닥에 도착하기가 어려워지고 식각 반응 후에 생성되는 식각 부산물이 콘택홀의 내부로부터 잘 빠져나오지 못하기 때문에 발생하는 것으로 알려져 있다. 식각 지연 현상이 심하게 나타날 경우 콘택홀 내의 어느 깊이 이상에서 식각 종료가 발생하여 콘택이 오픈되지 못하는 문제가 유발된다.
도 1은 콘택홀 내에서의 전형적인 식각 지연 현상을 나타낸 그래프이다.
도 1에 도시한 바와 같이, 오픈 영역에서는 식각 시간이 증가함에 따라 식각 깊이가 선형적으로 증가하지만 콘택홀에서는 식각 시간이 증가하면서 식각 깊이가 점점 포화되고 어느 깊이 이상에서는 식각 시간을 아무리 증가시켜도 식각 깊이가 증가하지 않는 식각 종료 현상이 발생한다. 이러한 현상은 작은 사이즈의 콘택홀에서 더욱 심각하게 발생한다.
상술한 바와 같이 식각 지연 현상은 작은 사이즈의 콘택홀이 오픈되지 못하는 불량을 유발시키며, 이를 방지하기 위하여 식각 시간을 늘릴 경우에는 큰 사이즈의 콘택홀이 과도 식각되어 실리콘 기판과 같은 하지층이 손실되어 소자의 불량이 발생하게 된다. 또한, 식각 시간의 증가는 공정 처리량(throughput)을 저하시키게 된다.
따라서, 식각 지연 현상을 개선하기 위하여 새로운 식각 가스나 식각 설비의 개발이 진행되고 있으며, 최근에는 C4F8/Ar/O2가스를 사용하여 식각 지연 현상을 개선할 수 있다는 결과가 보고되고 있다. 그러나, 콘택홀의 얼라인 마진을 증가시키기 위하여 CF4, CO 또는 CHF3등의 가스를 사용하여 경사 식각(slope etch)을 구현할 경우에는 작은 콘택홀에서의 식각 지연 현상이 크게 문제시된다. 특히, 포토레지스트막의 선택비나 실리콘 기판의 선택비를 증가시키기 위하여 CHF3가스의 양을 증가시키게 되면 이러한 식각 지연 현상이 더욱 심하게 발생하게 된다.
본 발명의 목적은 콘택홀이나 트렌치와 같은 홀을 형성하기 위한 식각 공정시 발생하는 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
도 1은 콘택홀 내에서의 전형적인 식각 지연 현상을 나타낸 그래프.
도 2는 본 발명에 의한 플라즈마 전처리를 설명하기 위한 개략도.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들.
도 6은 종래 방법 및 본 발명에 의한 콘택 형성방법에 있어서, 콘택 사이즈에 따른 상대 식각 속도를 비교하여 나타낸 그래프.
도 7은 Cl2/HBr 플라즈마 전처리 시간을 변수로 하여 콘택 사이즈에 따른 상대 식각 속도를 비교하여 나타낸 그래프.
<도면의 주요 부분에 대한 부호의 설명>
12 : 식각 대상층 102 : 절연층
14, 104 : 포토레지스트 패턴 16, 106 : 폴리머
108 : 콘택홀
상기 목적을 달성하기 위하여 본 발명은, 식각 대상층의 상부에 포토레지스트 패턴을 형성하는 단계; 플라즈마 처리를 실시하여 상기 포토레지스트 패턴의 측벽에 상기 식각 대상층의 식각 속도를 증가시킬 수 있는 폴리머를 균일한 두께로 형성하는 단계; 및 상기 폴리머가 형성되어 있는 상기 포토레지스트 패턴을 이용하여 상기 식각 대상층을 식각함으로써 홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 플라즈마 처리는 Cl2가스 및 HBr 가스를 이용하여 실시한다.
바람직하게는, 플라즈마 처리는 압력이 100∼1000mT, RF 전력이 100∼500W, Cl2가스의 유속이 60∼180sccm, 그리고 HBr 가스의 유속이 60∼180sccm의 조건 하에서 실시한다.
또한, 상기 목적을 달성하기 위하여 본 발명은, 도전성 영역을 갖는 반도체 기판의 상부에 절연층을 형성하는 단계; 상기 절연층의 상부에 콘택 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계; 플라즈마 처리를 실시하여 상기 포토레지스트 패턴의 측벽에 상기 절연층의 식각 속도를 증가시킬 수 있는 폴리머를 균일한 두께로 형성하는 단계; 및 상기 폴리머가 형성된 상기 포토레지스트 패턴을 이용하여 상기 절연층을 식각함으로써 상기 도전성 영역을 노출시키는 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
바람직하게는, 절연층은 산화물로 형성한다.
상술한 바와 같이 본 발명에 의하면, 콘택홀이나 트렌치가 형성될 영역을 정의하기 위한 사진 공정시 플라즈마 처리에 의해 포토레지스트 패턴의 측벽에 식각 대상층의 식각 속도를 빠르게 하는 특성을 갖는 폴리머를 균일하게 형성한다. 따라서, 식각 대상층을 식각하여 콘택홀이나 트렌치를 형성할 때 폴리머가 식각 대상층의 식각 속도를 증가시키므로 콘택홀이나 트렌치 내에서의 식각 지연 현상을 개선할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
도 2는 본 발명에 의한 플라즈마 전처리를 설명하기 위한 개략도로서, 포토레지스트 패턴의 평면도 및 단면도를 함께 도시한 것이다.
도 2를 참조하면, 실리콘 기판이나 절연층과 같은 식각 대상층(12)의 상부에 사진 공정을 통해 콘택홀이나 트렌치와 같은 홀이 형성되어질 영역을 정의하도록 포토레지스트 패턴(14)을 형성한다. 이어서, 포토레지스트 패턴(14)을 이용하여 식각 대상층(12)을 식각하기 전에 플라즈마 전처리를 실시하여 포토레지스트 패턴(14)의 측벽에 폴리머(16)를 형성한다. 이때, 폴리머(16)는 포토레지스트 패턴(14)의 측벽에 균일한 두께로 형성되면서 식각 대상층(12)의 식각 속도를 빠르게 하는 특성을 가져야 한다.
따라서, 큰 사이즈의 홀 영역(A)과 작은 사이즈의 홀 영역(B)에 각각 형성되는 포토레지스트 패턴(14)의 측벽에 상술한 특성을 갖는 폴리머(16)가 동일한 두께로 증착되면, 작은 사이즈의 홀 영역(B)에서 단위 홀의 오픈 영역당 폴리머 량이 큰 사이즈의 홀 영역(A)보다 상대적으로 많아지게 된다. 이와 같이 폴리머(16)가 형성된 포토레지스트 패턴(14)을 식각 마스크로 이용하여 식각 대상층(12)을 식각하면, 작은 사이즈의 홀 영역(B)에서 단위 오픈 영역당 폴리머 량이 상대적으로 많으므로 큰 사이즈의 홀 영역(A)보다 식각 속도가 빨라지게 된다. 이것은 작은 사이즈의 홀 영역에서 식각 속도가 느려지는 식각 지연 현상에 상반되는 것이므로, 식각 지연 현상이 나타나는 식각 공정 전에 상술한 플라즈마 처리를 실시하여 포토레지스트 패턴(14)의 측벽에 식각 대상층(12)의 식각 속도를 빠르게 하는 폴리머(16)를 균일하게 형성하면 식각 지연 현상을 개선할 수 있게 된다.
이에 따라, 본 발명자는 폴리머를 포토레지스트 패턴의 측벽에 균일하게 형성할 수 있는 조건과 이와 같이 형성된 폴리머가 식각 대상층, 예컨대 산화막의 식각 속도를 증가시킬 수 있는 조건을 찾기 위하여 여러 종류의 가스 플라즈마를 여러 가지 방식의 식각 설비에서 테스트하였으며, 그 결과를 다음의 표 1에 나타내었다.
플라즈마가스 종류 CFx계열 Cl2/HBr He/HBr
플라즈마방식 RIE MERIE TCP RIE TCP
플라즈마발생조건 400mT/600W/50Ar/150CF4/15CHF3 100mT/150W/15Cl2/50HBr/5HeO2 5mT/400W/100Cl2/120HBr 250mT/300W/120Cl2/120HBr 60mT/300W/ 100He/180HBr
균일한폴리머의형성이가능한가 ○ × × ○ ×
산화막의식각 속도를증가시키는가 × ○
여기서, RIE는 반응성 이온 식각(reactive ion etching) 방식이고, MERIE는 자기증대(magnetron enhanced) 반응성 이온 식각 방식이며, TCP는 트랜스 결합 플라즈마(transformer coupled plasma) 방식이다.
표 1에서 알 수 있듯이, 반응성 이온 식각 방식의 설비에서 CFx 가스와 Cl2/HBr 가스를 사용한 조건들에서 포토레지스트 패턴의 측벽에 폴리머가 균일한 두께로 형성되었으며, 이 중에서 Cl2/HBr 가스를 이용한 플라즈마 처리에 의해 형성된 폴리머가 산화막의 식각 속도를 증가시키는 특성을 갖고 있음을 발견하였다.
또한, 실험 결과에 의하면, Cl2/HBr 가스를 이용한 플라즈마 처리를 실시하지 않고 산화막을 식각한 경우에는 식각 깊이가 8500Å이 되었으나, Cl2/HBr 가스를 이용한 플라즈마 처리를 실시한 후 산화막을 식각한 경우에는 식각 깊이가 11000Å이 되어 전자의 경우보다 30% 정도 증가함을 알 수 있었다.
이하, 본 발명에 의한 플라즈마 전처리를 반도체 장치의 콘택 형성방법에 적용한 실시예를 설명하고자 한다.
도 3 내지 도 5는 본 발명의 바람직한 실시예에 의한 반도체 장치의 콘택 형성방법을 설명하기 위한 단면도들이다.
도 3을 참조하면, 도전성 영역, 예컨대 불순물 확산 영역이나 도전층이 형성되어 있는 반도체 기판(도시하지 않음)의 상부에 산화물을 증착하여 절연층(102)을 형성한 후, 사진 공정을 통해 절연층(102)의 상부에 사이즈가 다른 콘택홀들이 형성될 영역을 정의하도록 포토레지스트 패턴(104)을 형성한다. 이때, 콘택홀의 사이즈는 0.15∼0.5μm의 범위로 한다.
도 4를 참조하면, 반응성 이온 식각 설비의 챔버에 웨이퍼를 넣은 후, 챔버 내의 압력은 100∼1000mT, RF 전력은 100∼500W, Cl2가스의 유속은 60∼180 SCCM(standard cubic centimeter perminute), 그리고 HBr의 유속은 60∼180 SCCM의 조건 하에서 Cl2/HBr 플라즈마를 발생시켜 포토레지스트 패턴(104)의 측벽에 C-Cl-Br로 이루어진 폴리머(106)를 형성한다. 이때, 각 포토레지스트 패턴(104)의 측벽에 동일한 두께의 폴리머(106)가 형성되더라도 작은 사이즈의 콘택홀일수록 단위 오픈 영역당 폴리머(106)의 양이 많아진다.
도 5를 참조하면, 상술한 Cl2/HBr 플라즈마 전처리를 실시한 후, 자기증대 반응성 이온 식각 설비에서 CF4/CO 가스를 이용한 플라즈마 식각 방식으로 절연층(102)을 식각함으로써 여러 가지 사이즈의 콘택홀들(108)을 형성한다. 이때, 작은 사이즈의 콘택홀에서는 폴리머(106)에 의한 절연층(102)의 식각 속도가 큰 사이즈의 콘택홀에 비해 상대적으로 빨라지므로, 모든 사이즈의 콘택홀들(108)에 대해 균일한 식각 깊이를 얻을 수 있다.
도 6은 폴리머를 형성하지 않는 종래 방법 및 폴리머를 형성하는 본 발명에 의한 콘택 형성방법에 있어서, 콘택 사이즈에 따른 상대 식각 속도(relative etch rate)를 비교하여 나타낸 그래프이다. 도 6에서, X축은 콘택 사이즈를 나타내며 Y축은 가장 큰 사이즈의 콘택에서의 식각 속도를 1로 한 상대 식각 속도를 나타낸다. 또한, ●는 Cl2/HBr 플라즈마 처리에 의해 폴리머를 형성한 경우를 나타내고, ★는 폴리머를 형성하지 않은 경우를 나타내며, ■는 CFx 플라즈마로 폴리머를 형성한 경우를 나타낸다.
도 6을 참조하면, 본 발명에 의한 Cl2/HBr 플라즈마 전처리로 폴리머를 형성한 경우 콘택 사이즈가 작아져도 식각 속도가 거의 감소하지 않으므로 플라즈마 전처리를 실시하지 않거나 CFx 플라즈마 전처리를 실시한 경우보다 식각 지연 현상을 크게 개선시킴을 알 수 있다.
도 7은 본 발명에 의한 Cl2/HBr 플라즈마 전처리 시간을 변수로 하여 콘택 사이즈에 따른 상대 식각 속도를 비교하여 나타낸 그래프이다. 도 7에서, X축은 콘택 사이즈를 나타내며 Y축은 가장 큰 사이즈의 콘택에서의 식각 속도를 1로 한 상대 식각 속도를 나타낸다. 또한, ■는 Cl2/HBr 플라즈마 전처리 시간이 150초인 경우를 나타내고, ▲는 Cl2/HBr 플라즈마 전처리 시간이 100초인 경우를 나타내며, ●는 Cl2/HBr 플라즈마 전처리 시간이 50초인 경우을 나타내고, ★는 플라즈마 전처리를 실시하지 않은 경우를 나타낸다.
도 7을 참조하면, Cl2/HBr 플라즈마 전처리 시간이 길어질수록 식각 지연 현상이 점차 개선됨을 알 수 있다. 이는 플라즈마 전처리 시간이 길어질수록 포토레지스트 패턴의 측벽에 형성되는 폴리머의 양이 더욱 많아지고, 이에 따라 콘택홀 내에서의 식각 속도가 빨라지는 효과를 더욱 오랫동안 지속시킬 수 있기 때문이다.
상술한 바와 같이 본 발명에 의하면, 콘택홀이나 트렌치가 형성될 영역을 정의하기 위한 사진 공정시 플라즈마 처리에 의해 포토레지스트 패턴의 측벽에 식각 대상층의 식각 속도를 빠르게 하는 특성을 갖는 폴리머를 균일하게 형성한다. 따라서, 식각 대상층을 식각하여 콘택홀이나 트렌치를 형성할 때 폴리머가 식각 대상층의 식각 속도를 증가시키므로 콘택홀이나 트렌치 내에서의 식각 지연 현상을 개선할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (7)

  1. 식각 대상층의 상부에 포토레지스트 패턴을 형성하는 단계;
    플라즈마 처리를 실시하여 상기 포토레지스트 패턴의 측벽에 상기 식각 대상층의 식각 속도를 증가시킬 수 있는 폴리머를 균일한 두께로 형성하는 단계; 및
    상기 폴리머가 형성되어 있는 상기 포토레지스트 패턴을 이용하여 상기 식각 대상층을 식각함으로써 홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 플라즈마 처리는 Cl2가스 및 HBr 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 플라즈마 처리는 압력이 100∼1000mT, RF 전력이 100∼500W, Cl2가스의 유속이 60∼180sccm, 그리고 HBr 가스의 유속이 60∼180sccm의 조건 하에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 도전성 영역을 갖는 반도체 기판의 상부에 절연층을 형성하는 단계;
    상기 절연층의 상부에 콘택 영역을 정의하기 위한 포토레지스트 패턴을 형성하는 단계;
    플라즈마 처리를 실시하여 상기 포토레지스트 패턴의 측벽에 상기 절연층의 식각 속도를 증가시킬 수 있는 폴리머를 균일한 두께로 형성하는 단계; 및
    상기 폴리머가 형성된 상기 포토레지스트 패턴을 이용하여 상기 절연층을 식각함으로써 상기 도전성 영역을 노출시키는 콘택홀을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 플라즈마 처리는 Cl2가스 및 HBr 가스를 이용하여 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 플라즈마 처리는 압력이 100∼1000mT, RF 전력이 100∼500W, Cl2가스의 유속이 60∼180sccm, 그리고 HBr 가스의 유속이 60∼180sccm의 조건 하에서 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제4항에 있어서, 상기 절연층은 산화물로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1019980049883A 1998-11-20 1998-11-20 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법 KR100272491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980049883A KR100272491B1 (ko) 1998-11-20 1998-11-20 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
JP11137669A JP2000164581A (ja) 1998-11-20 1999-05-18 食刻遅延現象を改善する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049883A KR100272491B1 (ko) 1998-11-20 1998-11-20 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20000033152A KR20000033152A (ko) 2000-06-15
KR100272491B1 true KR100272491B1 (ko) 2001-02-01

Family

ID=19559091

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049883A KR100272491B1 (ko) 1998-11-20 1998-11-20 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법

Country Status (2)

Country Link
JP (1) JP2000164581A (ko)
KR (1) KR100272491B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11636997B2 (en) * 2020-07-01 2023-04-25 Applied Materials Israel Ltd. Uniform milling of adjacent materials using parallel scanning fib

Also Published As

Publication number Publication date
JP2000164581A (ja) 2000-06-16
KR20000033152A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
KR100801771B1 (ko) 반도체 디바이스에서 높은 종횡비의 트렌치 에칭 방법
US6074959A (en) Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
KR101202636B1 (ko) 반도체 장치의 제조 방법 및 절연막의 에칭 방법
WO1999016110A2 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US6878612B2 (en) Self-aligned contact process for semiconductor device
US6217786B1 (en) Mechanism for bow reduction and critical dimension control in etching silicon dioxide using hydrogen-containing additive gases in fluorocarbon gas chemistry
KR20010062744A (ko) 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
US5837615A (en) Integrated circuit device fabrication by plasma etching
US5968278A (en) High aspect ratio contact
US6709917B2 (en) Method to increase the etch rate and depth in high aspect ratio structure
KR20020009188A (ko) 반도체 제조에서의 식각 방법
US7910487B2 (en) Reverse masking profile improvements in high aspect ratio etch
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
US5696036A (en) DRAM no capacitor dielectric process
JP2005217240A (ja) ドライエッチング装置およびドライエッチング方法
KR20010028673A (ko) 반응성 이온 식각을 이용한 반도체 소자의 컨택 홀 형성 방법
US20080050871A1 (en) Methods for removing material from one layer of a semiconductor device structure while protecting another material layer and corresponding semiconductor device structures
KR100510067B1 (ko) 반도체 소자 제조를 위한 자기정렬콘택 식각 방법
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
KR20020096136A (ko) 반도체 소자의 격리막 제조방법
KR20030093715A (ko) 반도체소자 제조 방법
KR100755073B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR20000046078A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee