KR20020009188A - 반도체 제조에서의 식각 방법 - Google Patents

반도체 제조에서의 식각 방법 Download PDF

Info

Publication number
KR20020009188A
KR20020009188A KR1020000042689A KR20000042689A KR20020009188A KR 20020009188 A KR20020009188 A KR 20020009188A KR 1020000042689 A KR1020000042689 A KR 1020000042689A KR 20000042689 A KR20000042689 A KR 20000042689A KR 20020009188 A KR20020009188 A KR 20020009188A
Authority
KR
South Korea
Prior art keywords
etching
substrate
polysilicon material
polysilicon
oxide layer
Prior art date
Application number
KR1020000042689A
Other languages
English (en)
Inventor
윤정봉
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000042689A priority Critical patent/KR20020009188A/ko
Publication of KR20020009188A publication Critical patent/KR20020009188A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

폴리 실리콘 물질을 콘택홀내에 충전시키기 위한 반도체 제조에서의 식각 방법이 개시되어 있다. 기판상에 형성되어 있는 산화막이 콘택홀을 갖도록 상기 산화막의 소정 부위를 식각한다. 이에 따라 형성되는 산화막 패턴 및 기판상에 연속적으로 폴리 실리콘 물질을 형성한다. 상기 폴리 실리콘 물질 및 산화막의 식각비가 1.0 : 0.90 내지 1.10인 식각 가스를 사용하여 상기 폴리 실리콘 물질을 전면 식각하여 상기 콘택홀내에 상기 폴리 실리콘 물질을 충전시킨다. 따라서 상기 식각비에 의해 식각되는 산화막의 평탄 정도를 일정하게 유지함과 동시에 폴리 실리콘 물질의 뜯김 현상을 최소화할 수 있다.

Description

반도체 제조에서의 식각 방법{Method for etching in a semiconductor fabricating}
본 발명은 반도체 제조에서의 식각 방법에 관한 것으로서, 보다 상세하게는폴리 실리콘 물질 및 산화막의 식각비를 이용하여 폴리 실리콘 물질을 전면 식각하기 위한 반도체 제조에서의 식각 방법에 관한 것이다.
근래에 컴퓨터와 같은 정보 매체의 급속한 보급에 따라 반도체 장치도 비약적으로 발전하고 있다. 그 기능 면에 있어서, 상기 반도체 장치는 고속으로 동작하는 동시에 대용량의 저장 능력을 가질 것이 요구된다. 이러한 요구에 부응하여 반도체 장치는 집적도, 신뢰도 및 응답 속도 등을 향상시키는 방향으로 제조 기술이 발전되고 있다. 이에 따라 상기 반도체 장치의 집적도 향상을 위한 주요한 기술로서 식각과 같은 미세 가공 기술에 대한 요구도 엄격해지고 있다.
상기 식각은 기판상에 콘택홀(contact hole) 또는 비아홀(via hole) 등을 갖는 패턴을 형성하는 식각 또는 상기 기판상에 형성한 막들의 표면을 평탄하게 형성하는 식각 등으로 나눌 수 있다.
상기 막들의 표면을 평탄하게 형성하는 식각은 상기 막들의 전면 식각에 의하여 달성하는데, 상기 전면 식각은 주로 식각이 이루어지는 피가공막과 상기 피가공막의 하부에 형성되어 있는 하부막의 식각비를 이용한다.
상기 전면 식각 중에서 커패시터의 하부 전극을 구성하는 폴리 실리콘 물질을 콘택홀내에 충전시키기 위한 상기 폴리 실리콘 물질의 전면 식각을 예로 들면 다음과 같다.
먼저, 기판상에 형성되어 있는 산화막의 소정 부위를 식각하여 콘택홀을 형성한 다음 상기 콘택홀 및 산화막상에 연속적으로 상기 폴리 실리콘 물질을 형성한다. 그리고 상기 산화막의 표면이 노출되도록 상기 폴리 실리콘 물질을 전면 식각한다. 상기 폴리 실리콘 물질을 전면 식각함으로서 상기 콘택홀내에만 상기 폴리 실리콘 물질이 남게 됨으로서 상기 콘택홀내에 상기 폴리 실리콘 물질의 충전되는 것이다.
상기 폴리 실리콘 물질의 전면 식각은 주로 상기 콘택홀이 형성된 산화막 패턴과 폴리 실리콘 물질의 식각비를 사용하여 이루어지는데, 식각 가스로서는 Cl2및 N2를 혼합한 혼합 가스 또는 Cl2및 SF6을 혼합한 혼합 가스를 사용한다.
상기 Cl2및 N2를 혼합한 혼합 가스를 식각 가스로 사용한 식각 공정의 일 예는 이타바시(Itabashi et al.) 등에게 허여된 미합중국 특허 제5,932,901호 또는 나타바야시(Nakabayashi)에게 허여된 미합중국 특허 제5,905,278호에 개시되어 있다.
그러나 상기 식각 가스를 사용한 폴리 실리콘 물질의 전면 식각에서는 상기 폴리 실리콘 물질의 표면이 뜯겨지는 현상이 발생하거나 또는 식각비에 의해 식각되는 하부의 산화막 표면의 평탄한 정도가 나쁘게 나타난다. 상기 뜯김 현상이나 평탄한 정도가 불량한 상태는 반도체 제조에서 불량의 원인으로 작용하고, 따라서 반도체 장치의 제조에 따른 신뢰도를 저하시키는 문제점이 있다.
본 발명의 목적은, 콘택홀내에 폴리 실리콘 물질을 충전하기 위한 전면 식각에서 식각비에 의해 식각되는 산화막의 평탄 정도를 일정하게 유지함과 동시에 폴리 실리콘 물질의 뜯김 현상을 최소화하기 위한 반도체 제조에서의 식각 방법을 제공하는 데 있다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 제조에서의 식각 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 일 실시예에 따른 식각을 수행하기 위한 식각 장치를 설명하기 위한 구성도이다.
도 3은 본 발명의 일 실시예에 따라 전면 식각을 수행한 다음 산화막 패턴의 평탄 정도를 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명 *
W, 10 : 기판 12 : 산화막 패턴
14 : 콘택홀 16 : 폴리 실리콘 물질
20 : 챔버 22 : 상부 전극
24 : 하부 전극
상기 목적을 달성하기 위한 본 발명의 반도체 제조에서의 식각 방법은, 기판상에 형성되어 있는 산화막의 소정 부위를 식각하여 상기 기판이 노출되는 콘택홀을 갖는 산화막 패턴을 형성하는 단계와, 상기 콘택홀 및 산화막 패턴상에 연속적으로 폴리 실리콘 물질을 형성하는 단계와, 상기 폴리 실리콘 물질 및 산화막의 식각비가 1.0 : 0.90 내지 1.10인 식각 가스를 사용하여 상기 산화막의 표면이 노출되도록 상기 폴리 실리콘 물질을 전면 식각하여 상기 콘택홀내에 상기 폴리 실리콘 물질을 충전시키는 단계를 포함한다.
상기 폴리 실리콘 물질의 전면 식각은 CF4및 N2가 10 내지 60 : 1로 혼합되는 혼합 가스를 식각 가스로 사용하고, 8 내지 12mTorr의 압력하에서 수행하는데, 플라즈마를 사용하는 티씨피(TCP : transformer coupled plasma) 타입의 식각 장치를 사용한다.
상기 식각비에 의해 상기 폴리 실리콘 물질을 전면 식각함으로서 하부의 산화막의 평탄 정도의 산포를 70Å 이하로 확보할 수 있다. 때문에 상기 콘택홀을 갖는 산화막 패턴의 평탄 정도에 영향을 끼치지 않는다. 그리고 상기 폴리 실리콘 물질을 안정적으로 식각할 수 있기 때문에 상기 폴리 실리콘 물질이 뜯겨지는 현상을 최소화할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1c는 본 발명의 일 실시예에 따른 반도체 제조에서의 식각 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 기판(10)상에 산화막을 형성한 다음 상기 산화막의 소정 부위를 식각하여 상기 기판이 노출되는 콘택홀(14)을 갖는 산화막 패턴(12)을 형성한다. 상기 기판(10)의 하부에는 트렌지스트(Transistor)를 구성하는 소스(도시되지 않음) 및 드레인(도시되지 않음)이 형성되어 있고, 상기 기판(10)의 상부에는 게이트 전극(도시되지 않음)이 형성되어 있다. 상기 소스 및 드레인은 기판(10)내에 불순물을 주입하여 형성하고, 상기 게이트 전극은 주로 폴리 실리콘막 및 텅스텐 규소막(WSi layer)을 형성한 다음 사진 식각을 통하여 형성한다. 상기 산화막은 열산화막으로서 약 9,000Å의 두께로 형성한다. 상기 콘택홀(14)을 갖는 산화막 패턴(12)은 상기 산화막을 식각하여 상기 게이트 전극들 사이의 기판(10)을 부분적으로 노출시킴으로서 형성된다. 이때 상기 산화막의 식각은 상기 게이트 전극 및 산화막의 식각비를 이용하는데, 주로 CHF3및 CF4를 식각 가스로 사용한다.
도 1b를 참조하면, 상기 산화막 패턴(12) 및 상기 산화막 패턴(12)에 의해 노출되는 기판(10)상에 연속적으로 폴리 실리콘 물질(16)을 형성한다. 상기 폴리 실리콘 물질(16)은 화학 기상 증착에 의해 형성하는데, 커패시터(capacitor)를 구성하는 하부 전극으로 사용된다.
도 1c를 참조하면, 상기 폴리 실리콘 물질(16) 및 산화막 패턴(12)의 식각비가 1.0 : 0.93인 식각 가스를 사용하여 상기 폴리 실리콘 물질(16)을 전면 식각한다. 상기 폴리 실리콘 물질(16)의 식각은 100 내지 200sccm으로 제공되는 CF4및 3 내지 10sccm으로 제공되는 N2가 혼합되는 혼합 가스를 식각 가스로 사용한다.
도 2는 본 발명의 일 실시예에 따른 식각을 수행하기 위한 식각 장치를 설명하기 위한 구성도이다.
도 2를 참조하면, 상기 식각이 이루어지는 장치는 티시피 타입의 플라즈마 식각 장치로서, 챔버(20)가 구비되어 있고, 플라즈마를 형성하기 위하여 상부 전극(22)에는 400 내지 600W의 파워를, 기판(W)이 놓여지는 하부 전극(24)에는 100 내지 200W의 파워가 제공된다. 또한 상기 식각은 8 내지 12mTorr의 압력하에서 수행된다. 이에 따라 상기 폴리 실리콘 물질(16)은 약 2,630Å/min으로 식각된다. 이때 상기 폴리 실리콘 물질(16)은 상기 산화막 패턴(12)의 표면이 노출될 때 까지 식각하는데, 상기 식각비에 의해 상기 산화막 패턴 또한 식각이 이루어진다. 때문에 상기 폴리 실리콘 물질(12)이 상기 콘택홀(14)내에 완전히 충전됨과 동시에 상기 산화막 패턴(12)의 표면에서 약간 돌출되는 형태로 형성된다. 그리고 상기 폴리 실리콘 물질(16) 상부에 스토리지 전극(도시되지 않음)을 구성하는 폴리 실리콘 물질을 더 형성한다. 이와 같이 상기 콘택홀(14)내에 폴리 실리콘 물질(16)을 형성한 다음 스토리지 전극을 구성하는 폴리 실리콘 물질을 충전하는 것은 상기 콘택홀(14) 사이즈가 미세하기 때문으로 상기 스토리지 전극을 단일 공정의 수행으로 형성할 경우에는 상기 콘택홀(14)내에 폴리 실리콘 물질(16)이 완전히 충전되지않기 때문이다.
도 3은 본 발명의 일 실시예에 따라 전면 식각을 수행한 다음 산화막 패턴의 평탄 정도를 설명하기 위한 도면이다.
도 3을 참조하면, 상기 식각을 수행한 다음 산화막 패턴(12)의 두께를 측정한 결과로서, 상기 산화막 패턴(12) 두께의 산포는 70Å 이내이다.
이와 같이, 상기 콘택홀(14)내에 폴리 실리콘 물질(16)을 형성한 다음 상기 콘택홀(14)내에만 상기 폴리 실리콘 물질(16)이 충전되도록 수행하는 식각을 상기 식각비를 갖는 식각 가스를 사용하여 수행함으로서, 식각비에 의해 식각되는 산화막 패턴(12) 두께를 기판(10) 전체를 기준할 때 균일하게 확보할 수 있다. 또한 상기 균일 정도를 확보함과 동시에 폴리 실리콘 물질(16)에 끼치는 손상을 최소화함으로서, 상기 콘택홀(14)내에 충전되는 폴리 실리콘 물질(16)이 뜯겨지는 현상을 최소화할 수 있다.
따라서 본 발명에 의하면, 상기 폴리 실리콘 물질의 전면 식각에서 나타나는 산화막 패턴의 균일 정도의 미비 및 상기 폴리 실리콘 물질의 뜯김 현상을 최소화함으로서, 이로 인해 발생하는 불량을 최소화할 수 있다. 때문에 반도체 장치의 제조에 따른 신뢰도를 향상시키는 효과를 기대할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (3)

  1. 기판상에 형성되어 있는 산화막의 소정 부위를 식각하여 상기 기판이 노출되는 콘택홀을 갖는 산화막 패턴을 형성하는 단계;
    상기 콘택홀 및 산화막 패턴상에 연속적으로 폴리 실리콘 물질을 형성하는 단계; 및
    상기 폴리 실리콘 물질 및 산화막의 식각비가 1.0 : 0.90 내지 1.10인 식각 가스를 사용하여 상기 산화막의 표면이 노출되도록 상기 폴리 실리콘 물질을 전면 식각하여 상기 콘택홀내에 상기 폴리 실리콘 물질을 충전시키는 단계를 포함하는 것을 특징으로 하는 반도체 제조에서의 식각 방법.
  2. 제1 항에 있어서, 상기 식각 가스는 CF4및 N2가 10 내지 60 : 1로 혼합되는 혼합 가스인 것을 특징으로 하는 반도체 제조에서의 식각 방법.
  3. 제1 항에 있어서, 상기 폴리 실리콘 물질의 전면 식각은 8 내지 12mTorr의 압력하에서 수행하는 것을 특징으로 하는 반도체 제조에서의 식각 방법.
KR1020000042689A 2000-07-25 2000-07-25 반도체 제조에서의 식각 방법 KR20020009188A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000042689A KR20020009188A (ko) 2000-07-25 2000-07-25 반도체 제조에서의 식각 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000042689A KR20020009188A (ko) 2000-07-25 2000-07-25 반도체 제조에서의 식각 방법

Publications (1)

Publication Number Publication Date
KR20020009188A true KR20020009188A (ko) 2002-02-01

Family

ID=19679764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000042689A KR20020009188A (ko) 2000-07-25 2000-07-25 반도체 제조에서의 식각 방법

Country Status (1)

Country Link
KR (1) KR20020009188A (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414691B2 (en) 2004-08-12 2008-08-19 Lg Display Co., Ltd. Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US7638801B2 (en) 2004-08-13 2009-12-29 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7927930B2 (en) 2004-08-13 2011-04-19 Lg Display Co., Ltd. Method for fabricating a liquid crystal display device
US8018545B2 (en) 2004-08-26 2011-09-13 Lg Display Co., Ltd. Method of fabricating a liquid crystal display device
US7701524B2 (en) 2004-08-26 2010-04-20 Lg Display Co., Ltd. LCD device comprising the drain electrode connected to an upper and a side portion of the pixel electrode and fabrication method thereof
US8049830B2 (en) 2004-09-09 2011-11-01 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7612836B2 (en) 2004-09-09 2009-11-03 Lg Display Co., Ltd. Liquid crystal display device and fabrication method thereof
US7619286B2 (en) 2004-11-12 2009-11-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7256060B2 (en) 2004-11-12 2007-08-14 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method of fabricating the same
US7474362B2 (en) 2004-12-22 2009-01-06 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7632722B2 (en) 2004-12-24 2009-12-15 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7999267B2 (en) 2004-12-24 2011-08-16 Lg Display Co., Ltd. Liquid crystal display device
US7830476B2 (en) 2004-12-31 2010-11-09 Lg Display Co., Ltd. Electroluminescence display device comprising a drain electrode being directly contacted with the upper surface of the first transparent conductive layer and the side surface of the second conductive layer and fabricating methods thereof
US7595859B2 (en) 2004-12-31 2009-09-29 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same
US7492432B2 (en) 2004-12-31 2009-02-17 Lg Display Co., Ltd. Liquid crystal display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
JP4632371B2 (ja) 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法
JP5084074B2 (ja) 半導体素子の自己整合コンタクト形成方法
US5994234A (en) Method for dry-etching a polycide film
KR20020009188A (ko) 반도체 제조에서의 식각 방법
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
US6417083B1 (en) Methods for manufacturing semiconductor devices
US7339253B2 (en) Retrograde trench isolation structures
KR20050093177A (ko) 전계효과 트랜지스터 구조 및 그의 제조방법
US7132368B2 (en) Method for repairing plasma damage after spacer formation for integrated circuit devices
KR100282416B1 (ko) 반도체소자의제조방법
KR100571629B1 (ko) 반도체 소자 제조 방법
US20070004152A1 (en) Method for fabricating semiconductor device with step gated asymmetric recess
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
KR100404480B1 (ko) 반도체 소자의 제조방법
KR100634267B1 (ko) 반도체 장치에서 소자 분리 영역의 형성 방법
KR100458087B1 (ko) 반도체장치제조방법
KR20020048616A (ko) 플래시 메모리 장치의 게이트 패턴 형성 방법
KR100312973B1 (ko) 메모리소자의 메탈 전극 형성방법
KR0186086B1 (ko) 반도체 소자 제조방법
KR0172299B1 (ko) 반도체 소자 제조 방법
KR100525106B1 (ko) 반도체 장치의 스토로지 노드 패턴 형성 방법
KR20010064460A (ko) 반도체 장치의 게이트 형성방법
KR20060118734A (ko) 플래시 메모리 소자의 제조 방법
KR20010084778A (ko) 알루미늄 산화막이 게이트 절연막에 포함된 집적 회로반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination