KR0172299B1 - 반도체 소자 제조 방법 - Google Patents

Abstract

본 발명은 셀 영역 이외에 소자의 동작에는 실제 사용되지 않는 스크라이브 영역(Scribe Line)에도 셀 영역과 유사한 단차를 가지는 유사 셀을 위치시켜, 소자 제조 공정중 사용되는 층간산화막의 콘텍 식각시 유사 셀 지역에서 식각정지점을 잡아주도록 하고, 이후 셀 영역에서 식각되고 잔류하는 층간산화막의 두께로 식각 타겟을 잡아 잔류식각을 실시하는 것을 특징으로 하는 반도체 소자 제조 방법에 관한 것으로, 소자의 고집적화에 대응하여 콘택 식각 타겟 조절의 어려움을 극복함으로써, 콘택 저항의 감소 및 실리콘 기판 손상에 의한 접합 누설 발생을 방지하여 소자의 특성 및 신뢰성을 향상시키는 효과가 있다.

Description

반도체 소자 제조 방법

제1a도 및 제1b도와 제2a도 및 제2b도는 본 발명의 반도체 소자 제조 공정을 설명하기 위한 칩 내부의 셀 영역 및 스크라이브 영역의 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 실리콘 기판 2 : 필드산화막

3 : 게이트 산화막 7 : 게이트 전극용 폴리실리콘막

30 : 콘택 마스크

본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 반도체 소자에서 층간절연막을 식각하여 콘택을 형성할 시, 노출되는 전도막의 손상을 방지하는 반도체 소자 제조 방법에 관한 것이다.

종래에는 층간산화막을 식각하여 콘택홀을 형성하고자, 식각되는 층간산화막의 식각 타겟을 적절하게 조절하기 어려워 너무 과도식각을 실시할 경우 노출되는 전도막이 손상되고, 이를 염려하여 약간 적은 식각 타겟을 잡을 경우 층간산화막이 완전히 제거되지 않아 소자의 특성 및 신뢰성을 저하시키고 있다.

따라서, 본 발명은 층간절연막의 콘택 식각시 노출되는 전도막의 손상 및 잔류물의 발생을 방지하도록 식각타겟을 조절할 수 있는 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 반도체소자 제조 방법에 있어서, 셀 영역 이외에 소자의 동작에는 실제 사용되지 않는 스크라이브영역(Scribe Line)에도 셀 영역과 유사한 단차를 가지는 유사 셀을 위치 시켜, 소자 제조 공정중 사용되는 층간산화막의 콘택 식각시 유사 셀 지역에서 식각정지점을 잡아주도록 하고, 이후 셀 영역에서 식각되고 잔류하는 층잔산화막의 두께로 식각 타겟을 잡아 잔류식각을 실시하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

본 발명은 칩 영역에 형성되는 메인 셀 외에, 소자의 동작에는 실제 사용되지 않는 스크라이브 영역(Scribe Line)에도 메인 셀과 유사한 단차를 가지는 유사 셀을 위치시켜, 유사 셀 지역에서 식각 타겟을 잡아주도록 하여 메인 셀 내에서의 콘택 식각시 콘택 식각이 과도하게 진행되는 것을 막아주는 것이다.

제1a도 및 제1b도와 제2a도 및 제2b도는 본 발명의 반도체 소자 제조 공정을 설명하기 위한 칩 내부의 셀 영역 및 스크라이브 영역의 단면도로서, 제1a도 및 제2b도는 칩 내부의 셀 영역의 단면도이며, 제2a도 및 제2b도는 스크라이브 영역의 단면도를 각각 나타낸다.

먼저, 제1a도와 제2a도에 도시된 바와 같이, 실리콘기판(1)위에 필드산화막(2)을 성장 시킨 후, 게이트 산화막(3), 게이트 전극용 폴리실리콘막(7)을 증착한 다음 게이트 전극 마스크를 이용하여(도면에 도시되지 않음) 폴리실리콘막(7)을 패터닝하고, 산화막을 증착하고 전면식각하여 스페이서 산화막(5)을 형성한 다음, 제1층간산화막(9)과 제2층산화막(11)을 차례로 증착하고, 콘택 마스크(30)를 형성한 상태이다.

이때, 스크라이브 영역(제2a도)에서는 폴리실리콘막(7)의 패터닝이 이루어지지 않는다.

이어서, 제1b도 및 제2b도는 상기 콘택 마스크를 사용하여 제2층간산화막(11)과 제1층간산화막(9)을 차례로 건식식각 한 다음 콘택 마스크(30)를 제거한 상태로서, 도면에서 알 수 있듯이, 스크라이브 영역에서의 제1층간산화막(9)의 깊이 t1 보다 셀 영역의 제1층간산화막 깊이 t2가 폴리실리콘막의 두께 t3만큼 더 두꺼우므로, 콘택 식각시 스크라이브 영역에서 폴리실리콘막(7)이 먼저 노출되더라도 셀 영역에서는 아직 t3 만큼 더 식각을 실시하여야 된다.

따라서, 스크라이브 영역을 모니터링하다가, 폴리실리콘막(7)이 노출되면 일차 식각을 정지하고, 다시 셀 영역에 대해 t3만큼의 식각 타겟을 잡아 식각을 실시한다.

그러면, 통상 콘택 식각의 경우 워래 산화막 두께의 50%정도를 과도식각하도록 식각타겟을 잡는데, 종래에는 t2를 기준으로 50% 과도 식각하였으나, 본 발명에서는 t3을 기준으로 50% 과도식각을 실시할 수 있어, 그 만큼 과도식각 량이 줄어들게 되어 노출되는 실리콘 기판의 손상을 적게 가하므로 접합 누설을 방지한다.

본 발명은 DRAM 과 같은 메모리 소자의 고집적화에 대응하여 콘택식각 타겟 조절의 어려움을 극복함으로써, 콘택 저항의 감소 및 실리콘기판 손상에 의한 접합 누설 발생을 방지하여 소자의 특성 및 신뢰성을 향상시키는 효과가 있다.

Claims (1)

1. 반도체소자 제조 방법에 있어서; 셀 영역 이외에 소자의 동작에는 실제 사용되지 않는 스크라이브 영역(Scribe Line)에도 셀 영역과 유사한 단차를 가지는 유사 실을 위치시켜, 소자 제조 공정중 사용되는 층간산화막의 콘택 식각시 유사 셀 지역에서 식각정지점을 잡아주도록 하고, 이후 셀 영역에서 식각되고 잔류하는 층간산화막의 두께로 식각 타겟을 잡아 잔류식각을 실시하는 것을 특징으로 하는 반도체소자 제조 방법.