KR0172553B1 - 반도체 소자 제조방법 - Google Patents

Abstract

본 발명은 반도체 제조에 있어서 웨이퍼 기판이 노출되는 콘택홀을 형성한 다음, 폴리실리콘층을 증착하고, 패턴닝 공정을 실시할 때 모니터 패턴과 같은 측정 패턴 상부에는 폴리실리콘층을 남도록 패턴닝하여서 과도한 식각으로 웨이퍼가 손상되는 것을 방지하고 그로 인하여 파티클로 인한 반도체회로가 단락되는 것을 방지할 수 있다.

Description

반도체 소자 제조방법

제1도 및 제2도는 종래 기술에 의해 모니터 패턴 상부에 폴리실리콘층을 증착하고 과도하게 식각한 것을 도시한 단면도.

제3도 및 제4도는 본 발명에 의해 폴리실리콘층을 패턴닝할 때 모니터 패턴 상부에는 폴리실리콘층 패턴이 남도록 형성한 단면도.

* 도면의 주요부분에 대한 부호의 설명

1 : 웨이퍼 2 : 절연막

3 : 폴리실리콘층 4 : 감광막 패턴

10 : 모니터 패턴

본 발명은 반도체소자 제조방법에 관한 것으로 특히, 마스크 공정을 실시할 때 마스크를 얼라인하기 위하여 예정된 층을 식각할 때 칩의 스크라이브 라인의 일정부분에 모니터 패턴을 형성하고, 후속공정으로 도전층을 증착하고, 식각공정으로 도전층을 식각할 때 모니터 패턴에 노출된 웨이퍼가 식각되어 파티클이 발생되는 것을 방지하는 반도체소자 제조방법에 관한 것이다.

일반적으로 마스크 공정을 실시할 때 마스크를 얼라인하기 위하여 예정된 층을 식각할 때 칩의 스크라이브 라인의 일정부분에 모니터 패턴 예를들어 식각 모니터 박스, 오버래이 마크 및 버니어 키를 형성한다. 그리고, 후속 공정에서 마스크를 정렬할 때 상기의 모니터 패턴을 기준하여 마스크를 정렬하게 된다.

즉, 반도체소자에 콘택을 형성할 때 모니터 패턴을 스크라이브 라인에 형성한다. 그리고, 후속 공정으로 폴리실리콘층을 증착하고, 마스크를 이용한 식각공정으로 칩영역에 폴리실리콘층 패턴을 형성할 때 스크라이브 라인에 증착된 폴리실리콘층은 완전히 식각하게 되는데 이때 폴리실리콘층을 과도하게 식각하는 경우에 모니터 패턴가 있는 노출된 실리콘 기판이 식각되어 손상이 발생하고, 이때 이 부위에서 식각된 실리콘이 파티클 요소의 근원이 되어 전도층들의 단락(short)를 유발시키는 문제가 발생된다.

제1도 및 제2도는 모니터 패턴을 형성한 다음, 후속 공정으로 폴리실리콘층을 증착하고 과도하게 식각한 것을 도시한 종래의 기술이다.

제1도는 웨이퍼(1) 상부에 절연막(2)을 증착하고, 칩 영역에는 예를들어 DRA M에서 비트라인 콘택과 전하보존전극 콘택을 위한 콘택홀(도시안됨)을 형성할 때 스크라이브 라인 상부에 있는 절연막(2)의 일정부분을 식각하여 모니터 패턴(10)를 형성한 다음, 후속 공정으로 웨이퍼(1) 상부에 전체적으로 폴리실리콘층(3)을 증착한 단면도이다.

제2도는 후속 공정으로 상기 폴리실리콘층(3)의 패턴을 형성하기 위하여 마스크(도시안됨)를 이용한 식각공정으로 상기 폴리실리콘층(3)을 과도식각하여 칩 영역상에는 폴리실리콘층 패턴(도시안됨)을 형성하는 동시에 스크라이브 라인에 증착된 폴리실리콘층(3)은 제거되는데 노출된 웨이퍼(1)가 식각되어 손상이 발생된 것을 도시한 단면도이다.

상기와 같이 웨이퍼가 식각되면 이때 발생되는 실리콘이 파티클 요소의 근원이 되어 전도층들의 단락(short)을 유발시키는 요인이 된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 상기와 같이 콘택홀을 형성한 다음, 폴리실리콘층을 증착하고, 패턴닝 공정을 실시할 때 모니터 패턴과 같은 측정 패턴 상부에는 폴리실리콘층을 남도록 패턴닝하여서 과도한 식각으로 웨이퍼가 손상되는 것을 방지하는 반도체소자 제조방법을 제공하는데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 반도체소자 제조방법에 있어서, 웨이퍼 상부에 절연막을 증착하고, 칩 영역에는 콘택홀을 형성할 때 스크라이브 라인 상부에 있는 절연막의 일정부분을 식각하여 상기 웨이퍼가 노출되는 모니터 패턴을 형성하는 단계와, 후속 공정으로 웨이퍼 상부에 전체적으로 도전층을 증착하고, 상기 폴리실리콘층을 패턴을 형성하기 위한 감광막 패턴을 칩 영역 상부에 형성하는 동시에 상기 모니터 패턴을 오버랩하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 폴리실리콘층을 식각하여 칩영역에 폴리실리콘층 패턴을 형성하는 동시에 상기 모니터 패턴 상부면에도 폴리실리콘층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명은 상세하게 설명하기로 한다.

제3도 및 제4도는 본 발명에 의해 폴리실리콘층을 패턴닝할 때 모니터 패턴 상부에는 폴리실리콘층 패턴이 남도록 형성한 단면도이다.

제3도는 웨이퍼(1) 상부에 절연막(2)을 증착하고, 칩 영역에는 예를들어 DRA M에서 비트라인 콘택과 전하보존전극 콘택을 위한 콘택홀(도시안됨)을 형성할 때 스크라이브 라인 상부에 있는 절연막(2)의 일정부분을 식각하여 상기 웨이퍼(1)가 노출되는 모니터 패턴(10)을 형성한 다음, 후속 공정으로 웨이퍼(1) 상부에 전체적으로 폴리실리콘층(3)을 증착하고, 후속 공정으로 상기 폴리실리콘층을 패턴을 형성하기 위한 감광막 패턴(도시안됨)을 칩 영역 상부에 형성할 때 스크라이브 라인의 모니터 패턴(10)의 상부에도 감광막 패턴(4)을 형성한 단면도이다.

참고로, 상기 폴리실리콘층(3) 대신에 폴리사이드, 메탈 등의 도전층으로 증착할 수 있다.

제2도는 후속 공정으로 상기 감광막 패턴(4)을 마스크로 이용한 식각공정으로 상기 폴리실리콘층(3)을 식각하여 폴리실리콘층 패턴(3')을 형성한 단면도이다. 상기 폴리실리콘층(3)을 과도식각 하여도 절연막(2)이 식각정지층의 역할을 수행함으로 인하여 웨이퍼가 손상되는 문제는 발생되지 않게 된다.

상기한 본 발명은 콘택홀을 형성한 다음, 폴리실리콘층 또는 도전층을 증착하고, 패턴닝 공정을 실시할 때 스크라이브 라인상부에 형성되는 모니터 패턴과 같은 측정 패턴 상부에는 폴리실리콘층을 남도록 패턴닝하여서 과도한 식각으로 웨이퍼가 손상되는 것을 방지한다. 그로 인하여 파티클로 인한 반도체소자의 불량을 최소화할 수가 있다.

Claims (5)

1. 반도체소자 제조방법에 있어서, 웨이퍼 상부에 절연막을 증착하고, 칩 영역에는 콘택홀을 형성할 때 스크라이브 라인 상부에 있는 절연막의 일정부분을 식각하여 상기 웨이퍼가 노출되는 모니터 패턴을 형성하는 단계와, 후속 공정으로 웨이퍼 상부에 전체적으로 도전층을 증착하고, 상기 폴리실리콘층을 패턴을 형성하기 위한 감광막 패턴을 칩 영역 상부에 형성하는 동시에 상기 모니터 패턴을 오버랩하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 폴리실리콘층을 식각하여 칩영역에 폴리실리콘층 패턴을 형성하는 동시에 상기 모니터 패턴 상부면에도 폴리실리콘층 패턴을 형성하는 단계를 포함하는 반도체소자 제조방법.
2. 제1항에 있어서, 상기 전도층은 폴리실리콘층, 폴리사이드층 또는 메탈층인 것을 특징으로 하는 반도체소자 제조방법.
3. 제1항에 있어서, 상기 콘택홀은 DRAM에서 비트라인 콘택용인 것을 특징으로 하는 반도체소자 제조방법.
4. 제1항에 있어서, 상기 콘택홀은 DRAM에서 전하보존전극 콘택용인 것을 특징으로 하는 반도체소자 제조방법.
5. 제1항에 있어서, 상기 모니터 패턴은 식각 모니터 박스, 오버래이 마크 또는 버니어 키인 것을 특징으로 하는 반도체소자 제조방법.