KR100304441B1 - 반도체소자의 정렬마크 형성방법 - Google Patents
반도체소자의 정렬마크 형성방법 Download PDFInfo
- Publication number
- KR100304441B1 KR100304441B1 KR1019990025376A KR19990025376A KR100304441B1 KR 100304441 B1 KR100304441 B1 KR 100304441B1 KR 1019990025376 A KR1019990025376 A KR 1019990025376A KR 19990025376 A KR19990025376 A KR 19990025376A KR 100304441 B1 KR100304441 B1 KR 100304441B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor device
- alignment mark
- contact hole
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000005259 measurement Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B55/00—Safety devices for grinding or polishing machines; Accessories fitted to grinding or polishing machines for keeping tools or parts of the machine in good working condition
- B24B55/06—Dust extraction equipment on grinding or polishing machines
- B24B55/10—Dust extraction equipment on grinding or polishing machines specially designed for portable grinding machines, e.g. hand-guided
- B24B55/105—Dust extraction equipment on grinding or polishing machines specially designed for portable grinding machines, e.g. hand-guided with oscillating tools
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B23/00—Portable grinding machines, e.g. hand-guided; Accessories therefor
- B24B23/04—Portable grinding machines, e.g. hand-guided; Accessories therefor with oscillating grinding tools; Accessories therefor
Abstract
본 발명은 반도체소자의 정렬마크 형성방법에 관한 것으로, 콘택홀 형태를 갖는 반도체소자의 정렬마크 형성방법에 있어서, 제1절연막이 형성된 반도체기판 상부에 반사막을 형성하고 상기 반사막 상부에 제2절연막을 형성한 다음, 상기 제2절연막을 식각하여 상기 반사막을 노출시키는 콘택홀을 형성하는 공정으로 하측이 반사막으로 구비된 콘택홀 형태의 정렬마크를 형성함으로써 정렬 공정시 하측으로부터의 신호 반사를 강하게 하여 정렬도 측정을 용이하게 하는 기술이다.
Description
본 발명은 반도체소자의 정렬마크 형성방법에 관한 것으로, 특히 정렬마크를 형성할 때 반사막을 구비하도록 형성하여 정렬도 측정이 용이하게 하는 기술에 관한 것이다.
일반적으로 반도체소자는 반도체기판, 즉 웨이퍼 상부에 워드라인, 비트라인, 캐패시터, 금속배선의 구조가 적층구조가 구비된다.
그리고, 각 층의 구조는 일정한 디자인룰로 인하여 서로 밀접한 상관관계를 갖게 된다.
이러한 상관관계를 유지하기 위하여 각층의 형성공정시 하부층과의 정렬도를 고려하여 실시하는데 이때 필요로 하는 것이 정렬마크이다.
상기 정렬마크는 보통 공정에서 일부층을 식각하여 정렬마크를 형성하고 후속공정에서 식각된 부분 가장자리 모서리부분 단차진 곳에서 반사되는 신호를 기초로 하부층과 하부층의 정렬을 하는데 종래에는 식각된 부분에서 나오는 신호가 희미하고 약해 정렬에 어려움이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도이다.
먼저, 반도체기판(31) 상부에 제1절연막(33)을 형성하고 상기 제1절연막(33)의 일부영역을 식각한다. 이때, 상기 제1절연막(33)의 식각된 부분은 정렬마크를 형성하는 역할을 한다.
여기서, 상기 제1절연막(33)의 식각된 부분은 반도체소자에서 콘택홀(50)을 형성한 상태를 도시하고, 더 구체적으로 언급하면 저장전극 콘택홀을 형성한 것이다. (도 1a)
그 다음, 저장전극용 다결정실리콘(35)과 제2절연막(37)인 산화막을 일정두께 형성한다. (도 1b)
후속공정으로 상기 제2절연막(37) 상부에 반사방지막을 형성하고 저장전극 마스크를 이용하여 패터닝하여 저장전극(도시안됨)을 형성한다. 이때, 하부층인 저장전극 콘택홀(50)과 저장전극의 정렬공정시 상기 콘택홀(50)인 하부 정렬마크에서 나오는 신호를 이용하는데 콘택홀의 깊이가 깊고 가장자리 표면이 거칠기 때문에 입사되어 나오는 신호가 불균일하고 미약하여 이 신호를 이용하여 정렬하기 어려운 문제점이 있다.
상기한 바와같이 종래기술에 따른 반도체소자의 정렬마크 형성방법은, 정렬마크의 하측에서 반사되는 신호가 미약하여 정렬도를 측정하기 어렵고 그에 따른 소자의 오정렬이 유발되기 용이하여 반도체소자의 특성 및 신뢰성을 저하시키고 그에 따른 반도체소자의 고집적화를 어렵게 하는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 정렬마크의 하측을 구성하는 콘택홀 하측에 반사막을 형성함으로써 신호의 반사를 용이하게 하여 반도체소자의 정렬도 측정을 용이하게 하는 반도체소자의 정렬마크 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 종래기술에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,33 : 제1절연막
15 : 반사막, 워드라인, 비트라인 17,37 : 제2절연막
19,35 : 다결정실리콘막 21 : 제3절연막
23,50 : 콘택홀
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 정렬마크 형성방법은,
콘택홀 형태를 갖는 반도체소자의 정렬마크 형성방법에 있어서,
제1절연막이 형성된 반도체기판 상부에 반사막을 형성하는 공정과,
상기 반사막 상부에 제2절연막을 형성하는 공정과,
상기 제2절연막을 식각하여 상기 반사막을 노출시키는 콘택홀을 형성하는 공정을 포함하는 것을 특징으로한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2c 는 본 발명의 실시예에 따른 반도체소자의 정렬마크 형성방법을 도시한 단면도이다.
먼저, 반도체기판(11) 상부에 제1절연막(13)을 형성하고 그 상부에 반사막(15)을 일정두께 형성한다. 이때, 상기 반사막(15)은 워드라인이나 비트라인 형성공정시 형성할 수 있으며 상기 워드라인이나 비트라인과 같은 재료로 형성한다.
그리고, 상기 반사막(15) 상부에 제2절연막(17)을 형성한다. (도 2a)
그 다음, 상기 제2절연막(17)을 식각하여 상기 반사막(15)을 노출시키는 콘택홀을 형성한다. 이때, 상기 식각공정은 콘택마스크를 이용한 사진식각공정으로 실시하되, 비트라인 콘택 공정이나 저장전극 콘택 공정을 이용하여 상기 반사막(15)을 노출시키는 콘택홀(23)을 형성한 것이다. (도 2b)
그리고, 전체표면상부에 다결정실리콘막(19)과 제3절연막(21)인 산화막을 일정두께 형성한다. (도 2c)
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 정렬마크 형성방법은, 콘택홀의 형태로 정렬마크를 형성하되, 반도체소자의 도전배선인 워드라인이나비트라인으로 형성공정시 콘택홀의 하부층으로 형성하여 반사막 역할을 하도록 함으로써 후속 정렬공정시 하부로부터 반사되는 신호를 이용하여 용이하게 실시할 수 있도록 하는 효과를 제공한다.
Claims (3)
- 콘택홀 형태를 갖는 반도체소자의 정렬마크 형성방법에 있어서,제1절연막이 형성된 반도체기판 상부에 반사막을 형성하는 공정과,상기 반사막 상부에 제2절연막을 형성하는 공정과,상기 제2절연막을 식각하여 상기 반사막을 노출시키는 콘택홀을 형성하는 공정을 포함하는 반도체소자의 정렬마크 형성방법.
- 제 1 항에 있어서,상기 반사막은 워드라인이나 비트라인 형성공정시 워드라인이나 비트라인과 같은 물질로 형성하는 것을 특징으로하는 반도체소자의 정렬마크 형성방법.
- 제 2 항에 있어서,상기 제2절연막 형성공정은 상기 워드라인이나 비트라인 형성공정시 워드라인이나 비트라인 상측에 구비되는 반사방지막을 제거하고 실시하는 것을 특징으로하는 반도체소자의 정렬마크 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025376A KR100304441B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체소자의 정렬마크 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990025376A KR100304441B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체소자의 정렬마크 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010004673A KR20010004673A (ko) | 2001-01-15 |
KR100304441B1 true KR100304441B1 (ko) | 2001-11-01 |
Family
ID=19597082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990025376A KR100304441B1 (ko) | 1999-06-29 | 1999-06-29 | 반도체소자의 정렬마크 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100304441B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100696761B1 (ko) | 2005-07-29 | 2007-03-19 | 주식회사 하이닉스반도체 | 웨이퍼 마크 형성 방법 |
-
1999
- 1999-06-29 KR KR1019990025376A patent/KR100304441B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010004673A (ko) | 2001-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100276546B1 (ko) | 반도체장치및그제조방법 | |
US4295924A (en) | Method for providing self-aligned conductor in a V-groove device | |
KR100207462B1 (ko) | 반도체 장치의 커패시터 제조방법 | |
KR100471410B1 (ko) | 반도체소자의 비트라인 콘택 형성방법 | |
KR0183764B1 (ko) | 랜딩 패드 형성방법 | |
KR100304441B1 (ko) | 반도체소자의 정렬마크 형성방법 | |
US20070155114A1 (en) | Method for manufacturing semiconductor device | |
US5913133A (en) | Method of forming isolation layer for semiconductor device | |
JP3172998B2 (ja) | 半導体装置及びその製造方法 | |
KR100363482B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
JPH10209402A (ja) | 半導体素子及びその製造方法 | |
KR100218730B1 (ko) | 반도체 소자 제조방법 | |
KR0172553B1 (ko) | 반도체 소자 제조방법 | |
KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
KR100402935B1 (ko) | 반도체 장치 제조 방법 | |
KR100239426B1 (ko) | 커패시터의 구조 및 제조 방법 | |
KR100881813B1 (ko) | 반도체소자의 중첩마크 형성방법 | |
KR0137566B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
KR100424177B1 (ko) | 스캐너 노광 장비용 정렬 마크의 형성방법 | |
KR100252887B1 (ko) | 반도체소자의 제조방법 | |
JPH06244129A (ja) | 半導体素子の微細コンタクトホール形成方法 | |
KR20030001883A (ko) | 플래쉬메모리 소자의 금속콘택 형성방법 | |
KR19990005977A (ko) | 반도체 소자의 콘택 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |