KR960004085B1 - 금속 비아 콘택홀 형성방법 - Google Patents
금속 비아 콘택홀 형성방법 Download PDFInfo
- Publication number
- KR960004085B1 KR960004085B1 KR1019920025888A KR920025888A KR960004085B1 KR 960004085 B1 KR960004085 B1 KR 960004085B1 KR 1019920025888 A KR1019920025888 A KR 1019920025888A KR 920025888 A KR920025888 A KR 920025888A KR 960004085 B1 KR960004085 B1 KR 960004085B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- pattern
- oxide film
- via contact
- exposed
- Prior art date
Links
- 239000002184 metal Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 238000010030 laminating Methods 0.000 claims abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 239000010410 layer Substances 0.000 claims description 21
- 239000002356 single layer Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1a 도 및 제 1b 도는 종래 기술에 의해 비아 콘택홀을 형성하는 단계도를 도시한 단면도.
제 2a 도 내지 제 2d 도는 본 발명에 의해 비아 콘택홀을 형성하는 단계를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하부절연막 2 : 금속 패턴
3 : 제 1 산화막 4 : SOG막
5 : 제 2 산화막 6 : 감광막 패턴
7 : 하부감광막 7A : 하부감광막
8 : 중간층 패턴 8A : 중간층 패턴
9A : 상부감광막 패턴 10 : 제1SOG막
11 : 제 2 산화막 12 : 제2SOG막
13 : 베리어 막 20,30 : 콘택홀 막
본 발명은 고집적 반도체 소자의 금속 비아 콘택홀 형성방법에 관한 것으로, 특히 금속층 스텝 커버리지를 형성시키기 위해 콘택홀의 상부 측벽이 라운드되도록 형성하되 건식식각만을 이용하여 금속 비아 콘택홀을 형성하는 방법에 관한 것이다.
소자의 제작시 이층 금속화(double layer metalization) 공정에서 금속 비아 콘택, 즉 금속층과 금속층간의 콘택을 형성하기 위해 비아 콘택홀을 형성한다.
종래 기술에 의한 금속 비아 콘택홀을 형성방법을 제 1a 도 및 제 1b 도를 참조하여 설명하면 다음과 같다.
제 1a도는 하부절연막(1) 상부에 금속 패턴(2)을 형성하고 그 상부에 제 1 산화막(3)고 SOG막(4), 제2 산화막(5)을 적층한 단면도이다.
제 1b 도는 제 2 산화막(5) 상부에 콘택마스크용 감광막 패턴(6)을 형성한 후 습식식각으로 제 2 산화막(5)과 SOG막(4)을 소정두께를 제거하고, 건식식각으로 남아있는 SOG막(4)과 그 하부의 제 1 산화막(3)을 식각하여 콘택홀(20)을 형성한 단면도이다.
상기한 종래 기술은 콘택홀의 형성이 상부면의 측벽이 오목하게 된 구조로 형성되어 금속 스탭 커버리지가 나빠지는 결과를 초래한다.
따라서, 본 발명은 상기한 문제점을 해결하기 위하여 콘택홀 상부측벽이 블록하게 라운드되도록 하되, 건식식각 방법으로 금속 비아 콘택홀을 형성하는 방법을 제공하는데 그 목적이 있다.
이하, 첨부된 제 2a 도 내지 제 2d 도를 참조하여 본 발명을 상세히 설명하기로 한다.
제 2a 도는 하부절연막(1) 상부에 금속 패턴(2)을 형성하고, 그 상부에 제 1 산화막(3), 예를들어 PECVD 방법으로 내부금속산화막을 형성하고, 삼층 감광막의 하부 감광막(7), 중간층(8) 및 네가티브 상부감광막(9)을 적층한 후 콘택마스크를 이용한 노광 및 현상공정으로 네가티브 상부감광막 패턴(9A)을 형성한 단면도로서, 상기 중간층은 SOG막으로 형성할 수 있다.
제 2b 도는 상기 상부감광막 패턴(9A)을 마스크로 하여 노출된 부분의 중간층(8)을 식각하고 계속하여 하부감광막(7)을 식각하여 중간층 패턴(8A)과 하부감광막 패턴(7A)을 형성하는 동시에 상부감광막 패턴(9A)을 제거하고, 전체구조 상부에 제1SOG막(10)을 하부감광막 패턴(7A)보다 낮은 두께로 도포하고, 그 상부에 제 2 산화막(11)을 예정된 두께로 증착한 다음, 그 상부에 제2SOG(12)을 도포하고 평탄화시킨 상태의 단면도이다.
제 2c 도는 상기 제2SOG막과 제 2 산화막(11)을 에치백화되, 하부감광막 패턴(7A)상부면이 노출되기까지 식각한 상태의 단면도이다.
제 2d 도는 노출된 하부감광막 패턴7(A)을 예를들어 O2/N2플라즈마를 이용한 건식식각으로 제거한 다음, 그 하부의 제 1 산화막(3)을 건식식각하여 금속 패턴(2)이 노출된 비아 콘택홀(30)을 형성한 단면도로서, 상기 하부감광막 패턴(7A)을 제거하는 건식식각에서 제 1 산화막(11)의 측벽상부가 플라즈마에 의해 제거되어 라운드되며, 비아 콘택홀 측벽에 노출된 제1SOG막(10)의 표면에 베어리막(13)이 형성된다.
여기서 주지할 점은 상기 삼층 감광막 대신에 단층 감광막을 이용할 수도 있다는 점이다.
상기한 본 발명에 의하면 비아 콘택홀 형성시 습식식각을 생략하며, 콘택홀상부측벽이 라운드되도록 형성 할 수 있어서 후공정으로 증착하는 금속층의 스텝 커버리지를 향상시킬 수 있다.
Claims (2)
- 금속 패턴 상부에 제 1 산화막, SOG막, 제 2 산화막을 적층하고, 예정된 부분을 제거하여 금속 패턴이 노출되는 금속 비아 콘택홀 형성방법에 있어서, 건식식각으로 상부측벽이 라운드된 금속 비아 콘택홀을 형성하기 위하여, 금속 패턴상부에 제 1 산화막을 형성하고, 그 상부에 삼층 감광막으로 하부감광막, 중간층, 네가티브 상부감광막을 적층한 다음, 비아 콘택마스크를 이용한 노광 및 현상공정으로 상부감광막 패턴을 형성하는 단계와, 노출되는 중간층과 하부감광막을 식각하여 중간층 패턴과 하부감광막 패턴을 형성하고, 제1SOG막을 하부감광막 패턴의 높이 보다 낮게 도포하고, 전체적으로 제 2 산화막과 제2SOG막을 예정된 두께로 적층하는 단계와, 제2SOG막과 제 2 산화막을 에치백 공정으로 식각화되 하부감광막 패턴 상부면이 노출되기까지 식각하는 단계와, 노출된 하부감광막 패턴을 건식식각으로 제거하고, 노출되는 제 1 산화막도 건식식각하여 금속 패턴이 노출되고 상부측벽이 라운드되는 비아 콘택홀을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 비아 콘택홀 형성방법.
- 제 1 항에 있어서, 제 1 산화막 상부에 삼층 감광막 대신에 단층 감광막으로 형성한후 공정을 진행시키는 것을 포함하는 것을 특징으로 하는 반도체 소자의 금속 비아 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025888A KR960004085B1 (ko) | 1992-12-28 | 1992-12-28 | 금속 비아 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920025888A KR960004085B1 (ko) | 1992-12-28 | 1992-12-28 | 금속 비아 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940016494A KR940016494A (ko) | 1994-07-23 |
| KR960004085B1 true KR960004085B1 (ko) | 1996-03-26 |
Family
ID=19347001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920025888A KR960004085B1 (ko) | 1992-12-28 | 1992-12-28 | 금속 비아 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004085B1 (ko) |
-
1992
- 1992-12-28 KR KR1019920025888A patent/KR960004085B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940016494A (ko) | 1994-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| KR0122315B1 (ko) | 고집적 반도체 소자의 미세패턴 형성방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| JPH10106971A (ja) | 半導体装置の製造方法 | |
| JP4376500B2 (ja) | レジスト埋め込み方法および半導体装置の製造方法 | |
| KR100348298B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| US6451706B1 (en) | Attenuation of reflecting lights by surface treatment | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100525118B1 (ko) | 반도체 메모리셀 형성방법 | |
| KR100235960B1 (ko) | 반도체소자의 도전 라인 형성방법 | |
| KR950010853B1 (ko) | 반도체장치의 역 콘택 제조 방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
| KR100239426B1 (ko) | 커패시터의 구조 및 제조 방법 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR19980054357A (ko) | 반도체 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040218 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |