KR100348297B1 - 반도체소자의 커패시터 제조방법 - Google Patents
반도체소자의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR100348297B1 KR100348297B1 KR1019950052217A KR19950052217A KR100348297B1 KR 100348297 B1 KR100348297 B1 KR 100348297B1 KR 1019950052217 A KR1019950052217 A KR 1019950052217A KR 19950052217 A KR19950052217 A KR 19950052217A KR 100348297 B1 KR100348297 B1 KR 100348297B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- insulating film
- temporary
- insulating
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract 2
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 238000000206 photolithography Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000151 deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 커패시터 제조방법에 관한 것으로, 륵히 셀부와 주변부의 단차를 낮추므로써 상호연결(interconnection) 공정이 용이하도록 한 것이다.
본 발명에 따른 반도체소자의 커패시터 제조방법은 반도체기판을 준비하는 단계; 상기 반도체기판상에 제 1 절연막과, 상기 제 1 절연막에 제 2 절연막 그리고 상기 제 2 절연막위에 제 3 절연막을 각각 형성하는 단계; 상기 제 3 절연막과 제 2 절연막 및 제 1 절연막을 선택적으로 제거하여 노드콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 상기 제 3 절연막위에 제 4 절연막을 형성하는 단계; 상기 제 4 절연막을 상기 노드콘택홀 측면에만 남도록 선택적으로 제거하여 측벽을 형성하는 단계; 상기 측벽을 포함한 콘택홀 및 제 3 절연막의 노출된 표면위에 제 1 도전층을 형성하는 단계; 상기 제 1 도전층위에 제 5 절연막을 형성하는 단계; 상기 노드콘택홀을 제외한 부준의 상기 제 5 절연막과 제 1 도전층 및 제 3 절연막을 선택적으로 제거하여 제 2 임시막과 스토리지노드 및 제 1 임시막을 각각 형성하는 단계; 상기 제 2 임시막과 스토리지노드 및 제 1 임시막의 노출된 표면위에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 상기 제 2 임시막과 스토리지노드 및 제 1 임시막 측벽에만 남도록 선택적으로 제거하여 노드필라를 형성하는 단계; 상기 제 1 임시막과 제 2 임시막을 제거하는 단계를 포함하여 이루어진다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 셀부와 주변부의 단차를 낮춰 고집적소자 제작시에 적합하도륵 한 반도체소자의 커패시터 제조방법에 관한 것이다.
종래 반도제소자의 커패시터 제조방법을 간략하게 설명하면 다음과 같다.
제 1a∼1f 도는 종래 반도제소자의 커패시터 제조공정 단면도이다.
종래 반도체소자의 커패시터 제조방법은 먼저 제 1a 도에 도시된 바와 같이, 반도체 기판(1)을 준비하고 상기 반도체 기판(1)위에 절연물을 증착하여 제 1 절연막(2)과, 상기 제 1 절연막(2)상에 질화물을 증착하여 제 2 절연막(3)을 각각 형성한다.
그다음 사진석판술(photolithography) 및 사진식각 공정에 의해 상기 제 2 절연막(3)과 제 1 절연막(2)을 선택적으로 제거하여 노드콘택홀(4)을 형성한다.
이어서 제 1b 도에 도시된 바와 같이, 상기 노드콘택홀(4)을 포함한 상기 제 2 절연막(3)위에 질화물(nitride)를 증착하여 제 3 절연막(미도시)을 형성한다.
그다음 상기 노드콘택홀(4) 측면에만 남도록 상기 제 3 절연막을 선택적으로 제거하여 측벽(5)을 형성한다.
이어서 제 1c 도에 도시된 바와 같이, 상기 측벽(5)을 포함한 상기 노드콘택홀(4) 및 상기 제 2 절연막(3)의 노출된 표면위에 다결정 실리콘을 증착하여 제 1 도전층(6)을 형성하고, 상기 제 1 도전층(6)위에 USG를 증착하여 제 4 절연막(7)을 형성한다.
그다음 제 1d 도에 도시된 바와 같이, 사진석판술(photolithograpy) 및 사진식각 공정에 의해 상기 제 4 절연막(7)과 제 1 도전층(6)을 선택적으로 제거하여임시막(7a)과 스토리지노드(6a)를 형성한다.
이어서 제 1e 도에 도시된 바와 같이, 상기 임시막(7a)을 포함한 스토리지노드(6)와 상기 제 1 절연막(3)의 노출된 표면위에 다결정 실리콘을 증착하여 제 2 도전층(미도시)을 형성한다.
그다음 상기 임시막(7a)과 스토리지 노드(6a)의 측면에만 남도록 상기 제 2 도전층을 선택적으로 제거하여 노드필라(node pillar)(8)를 형성한다.
이어서 제 1f 도에 도시된 바와 같이, 상기 임시막(7a)을 습식식각법에 의해 제거하여 상기 노드필라(8)와 상기 스토리지노드(6a)만 남도록 한다.
그다음 상기 노드필라(8)와 스토리지노드(6a)의 노출된 표면에 커패시터 유전체막(9)을 형성하고, 상기 커패시터 유전체막(9)과 상기 제 2 절연막(3)의 노출된 표면에 플레이트 전극(10)을 형성한다.
상기에서와 같이 종래 반도체소자의 커패시터 제조방법에 있어서는 노드필라(node pillar)가 스토리지노드상에 돌출 형성되어 셀부와 주변부의 단차를 증가시키게 되므로 금속배선 공정이 복잡해진다.
따라서 종래 반도체소자의 커패시터 제조방법은 고집적소자 제작시에는 적합하지 못하다.
본 발명은 상기 종래 문제점을 해결하기 위하여 안출된 것으로, 셀부와 주변부의 단차를 낮춰 고집적소자 제작에 적합하도록 한 반도체소자의 커패시터 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 커패시터 제조방법은 반도체기판을 준비하는 단계; 상기 반도제기판상에 제 1 절연막과, 상기 제 1 절연막에 제 2 절연막 그리고 상기 제 2 절연막위에 제 3 절연막을 각각 형성하는 단계; 상기 제 3 절연막과 제 2 절연막 및 제 1 절연막을 선택적으로 제거하여 노드콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 상기 제 3 절연막위에 제 4 절연막을 형성하는 단계; 상기 제 4 절연막을 상기 노드콘택홀 측면에만 남도록 선택적으로 제거하여 측벽을 형성하는 단계; 상기 측벽을 포함한 콘택홀 및 제 3 절연막의 노출된 표면위에 제 1 도전층을 형성하는 단계: 상기 제 1 도전층위에 제 5 절연막을 형성하는 단계; 상기 노드콘택홀을 제외한 부분의 상기 제 5 절연막과 제 1 도전층 및 제 3 절연막을 선택적으로 제거하여 제 2 임시막과 스토리지노드 및 제 1 임시막을 각각 형성하는 단계; 상기 제 2 임시막과 스토리지노드 및 제 1 임시막의 노출된 표면위에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 상기 제 2 임시막과 스토리지노드 및 제 1 임시막 측벽에만 남도록 선택적으로 제거하여 노드필라를 형성하는 단계; 상기 제 1 임시막과 제 2 임시막을 제거하는 단계를 포함하여 이루어짐에 그 특징이 있다.
본 발명은 첨부된 도면을 참조하여 상세히 설명한다.
제 2a∼2g 도는 본 발명에 따른 반도체소자의 커패시터 제조공정도이다.
본 발명에 따른 반도체소자의 커패시터 제조방법은, 먼저 제 2a 도에 도시된 바와 같이, 반도체기판(11)을 준비하고, 상기 반도체기판(11)위에 절연물을 증착하여 제 1 절연막(12)과, 상기 제 1 절연막(12)위에 질화물을 증착하여 제 2 절연막(13) 및, 상기 절연막(13)위에 산화물을 증착하여 제 3 절연막(14)을 각각형성한다.
이어서 사진석판술(photolithography) 및 사진식각 공정에 의해 상기 제 3 절연막(14) 및 제 2 절연막(13) 및 제 1 절연막(12)을 선택적으로 제거하여 노드콘택홀(15)을 형성한다.
그다음 제 2b 도에 도시된 바와 같이, 상기 콘택홀(15)을 포함한 상기 제 3 절연막(14)위에 질화물을 증착하여 제 4 절연막(16)을 형성한다.
이어서 제 2c 도에 도시된 바와 같이, 상기 제 4 절연막(16)위에 감광막을 도포하고, 노광 및 현상공정에 의해 셀부를 제외한 부분에만 남도록 상기 감광막을 선택적으로 제거하여 일부분(17)만 남도록 한다.
그다음 선택적으로 제거되고 남은 상기 감광막(17)부분을 마스크로 상기 제 4 절연막(16)의 일부분(예를들면, 셀부의 절연막(16)부분)을 상기 노드콘택홀(15) 측면에만 남도록 선택적으로 제거하여 측벽(16a)을 형성한다.
이어서 제 2d 도에 도시된 바와 같이, 상기 측벽(16a)을 포함한 상기 노드콘택홀(15) 및 상기 제 3 절연막(14)의 노출된 표면위에 다결정 실리콘을 증착하여 제 1도전층(15)을 형성한다.
그다음 상기 제 1 도전층(18)위에 USG를 증착하여 제 5 절연막(19)을 형성한다.
이어서 제 2e 도에 도시된 바와 같이, 상기 제 5 절연막(19)위에 감광막(20)을 도포하고, 노광 및 현상공정에 의해 상기 노드콘택홀(15) 부분을 제외한 부분에만 남도록 상기 감광막(20)을 선택적으로 제거한다.
그다음 사진석판술(photolithography) 및 사진식각 공정에 의해 상기 제 5 절연막(19)과 제 1 도전층(18) 및 제 3 절연막(14)을 선택적으로 제거하여 제 2 임시막(19a)과 스토리지노드(l8a) 및 제 1 임시막(14a)을 형성한다.
이때 상기 셀주변부에 위지하는 상기 제 2 절연막(14) 부분은 제거되지 않도록 한다.
이어서 제 2f 도에 도시된 바와 같이, 상기 감광막(20) 및 셀주변부에 위치한 감광막(17)을 제거하고, 상기 제 2 임시막(19a)과 스토리지노드(18a) 측면 및 상기 제 1 임시막(14a)을 포함한 상기 셀주변부에 남아 있는 제 4 절연막(16) 부분에 다결정 실리콘을 증착하여 제 2 도전층(21)을 형성한다.
그다음 제 2g 도에 도시된 바와 같이, 상기 제 2 임시막(19a)과 스토리지노드(18a) 및 제 1 임시막(14a) 측면에만 남도록 상기 제 2 도전층(21)을 선택적으로 제거하여 노드필라(node pillar)(21a)를 형성한다.
이어서 상기 제 2 임시막(19a)과 상기 제 1 임시막(14a)을 습식식각법에 의해 제거하여 스토리지노드(l8a)와 노드필라(2la)만 남도륵 한다.
그다음 상기 노드필라(21a)와 상기 스토리지노드(18a)의 노출된 표먼에 커패시터 유전체막(22)을 형성하고, 상기 커패시터 유전체막(22)을 포함한 상기 측벽(16a)과 제 2 절연막(13)의 노출된 표면위에 플레이트 전극(23)을 헝성한다.
상기에서와 같이, 본 발명에 따른 반도체소자의 커패시터 제조방법에 있어서는 노드필라를 평면상으로 스토리지노드 높이정도로 형성하여 셀부와 셀주변부의 단차를 낮출수 있으므로 그 이후의 금속배선(interconnection) 공정을 용이하게 수행할 수 있다.
따라서 본 발명에 따른 반도체소자의 커패시터 제조방법은 고집적소자 제작시에 적합하다고 볼 수 있다.
제 1a∼1f 도는 종래 반도체소자의 커패시터 제조공정도
제 2a∼2g 도는 본 발명에 따른 반도체소자의 커패시터 제조공정도
*도면의 주요부분에 대한 부호의 설명*
11 : 반도체기판 12 : 제 1 절연막
13 : 제 2 절연막 14 : 제 3 절연막
15 : 노드콘택홀 16 : 제 4 절연막
16a : 측벽 17 : 감광막
18 : 제 1 도전층 18a : 스토리지노드
19 : 제 5 절연막 19a : 제 2 임시막
20 : 감광막 21 : 제 2 도전층
21a : 노드필라(node pillar) 22 : 커패시터 유전체막
23 : 플레이트전극(plate electrode)
Claims (7)
- 반도체기판을 준비하는 단계; 상기 반도체기판상에 제 1 절연막과, 상기 제 1 절연막에 제 2 절연막 그리고 상기 제 2 절연막위에 제 3 절연막을 각각 형성하는 단계; 상기 제 3 절연막과 제 2 절연막 및 제 1 절연막을 선택적으로 제거하여 노드콘택홀을 형성하는 단계; 상기 콘택홀을 포함한 상기 제 3 절연막위에 제 4 절연막을 형성하는 단계; 상기 제 4 절연막을 상기 노드콘택홀 측면에만 남도록 선택적으로 제거하여 측벽을 형성하는 단계; 상기 측벽을 포함한 콘택홀 및 제 3 절연막의 노출된 표면위에 제 1 도전층을 형성하는 단계; 상기 제 1 도전층위에 제 5 절연막을 형성하는 단계; 상기 노드콘택홀을 제외한 부분의 상기 제 5 절연막과 제 1 도전층 및 제 3 절연막을 선택적으로 제거하여 제 2 임시막과 스토리지노드 및 제 1 임시막을 각각 형성하는 단계; 상기 제 2 임시막과 스토리지노드 및 제 1 임시막의 노출된 표면위에 제 2 도전층을 형성하는 단계; 상기 제 2 도전층을 상기 제 2 임시막과 스토리지노드 및 제 1 임시막 측벽에만 남도록 선택적으로 제거하여 노드필라를 형성하는 단계; 상기 제 1 임시막과 제 2 임시막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 제 1 및 제 3 절연막은 산화막을 사용하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 제 2 및 제 4 절연막은 질화막을 사용하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 제 5 절연막은 USG을 사용하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 노드필라는 제 2 도전층을 RIE에 의해 선택적으로 제거하여 형성하는 것을 특징으로 하는 반도체노자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 제 1 임시막과 제 2 임시막은 습식식각법에 의해 제거하는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
- 제 1 항에 있어서, 상기 노드필라를 포함한 스토리지노드의 노출된 표면에 커패시터 유전체막을 형성하는 단계와, 상기 커패시터 유전체막을 포함한 상기 측벽과 제 2 절연막의 노출된 표먼위에 플레이트전극을 형성하는 단계를 더 포함하여 이루어지는 것을 특징으로 하는 반도체소자의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052217A KR100348297B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950052217A KR100348297B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970052821A KR970052821A (ko) | 1997-07-29 |
| KR100348297B1 true KR100348297B1 (ko) | 2002-11-29 |
Family
ID=37488824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950052217A KR100348297B1 (ko) | 1995-12-19 | 1995-12-19 | 반도체소자의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100348297B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7572711B2 (en) | 2004-06-30 | 2009-08-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
-
1995
- 1995-12-19 KR KR1019950052217A patent/KR100348297B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7572711B2 (en) | 2004-06-30 | 2009-08-11 | Samsung Electronics Co., Ltd. | Method of manufacturing a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970052821A (ko) | 1997-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100359780B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11330245A (ja) | 半導体装置のコンタクト形成方法 | |
| KR100348297B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100348298B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR20020002682A (ko) | 반도체 소자의 제조방법 | |
| KR950013900B1 (ko) | 디램셀의 캐패시터 저장전극 제조방법 | |
| KR100357174B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100390458B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100218338B1 (ko) | 실린더형 캐패시터 제조방법 | |
| KR100515008B1 (ko) | 복합 반도체 소자의 제조방법 | |
| KR100370120B1 (ko) | 콘택 형성 방법 | |
| KR100419748B1 (ko) | 반도체소자의제조방법 | |
| KR100253339B1 (ko) | 캐패시터 제조방법 | |
| KR100400763B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100192548B1 (ko) | 캐패시터 제조방법 | |
| KR20040005381A (ko) | 씨모스 이미지 센서 소자의 제조방법 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR100226790B1 (ko) | 커패시터의 제조방법 | |
| KR100329750B1 (ko) | 반도체소자제조방법 | |
| KR100248624B1 (ko) | 반도체소자의 제조방법 | |
| KR960004085B1 (ko) | 금속 비아 콘택홀 형성방법 | |
| KR20000052195A (ko) | 반도체소자의 미세 배선 형성방법 | |
| KR20030000824A (ko) | 반도체소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |