KR20030000824A - 반도체소자의 커패시터 제조방법 - Google Patents

Abstract

계면 접촉저항을 줄이고 커패시턴스를 향상시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 커패시터 제조방법은 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와, 상기 콘택플러그를 포함한 상기 기판 전면에 층간절연막을 형성하는 단계와, 상기 콘택플러그가 드러나도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 측면의 상기 층간절연막의 측벽에 측벽마스크를 형성하는 단계와, 상기 측벽마스크를 이용하여 상기 콘택플러그의 상부를 식각하여 표면적을 증대시키는 단계와, 상기 측벽마스크를 제거하는 단계와, 상기 콘택플러그와 접하도록 상기 콘택홀내에 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극만 남기고 상기 층간절연막을 제거하는 단계와, 상기 커패시터 하부전극상에 유전체막과 상부전극을 형성하는 단계를 특징으로 한다.

Description

반도체소자의 커패시터 제조방법{method for fabricating capacitor in semiconductor device}

본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 커패시터 제조방법에 관한 것이다.

이하, 종래 기술에 따른 반도체소자의 커패시터 제조방법에 대하여 설명하기로 한다.

실리콘기판상에 소오스/드레인 및 게이트를 구비한 트랜지스터를 형성하고, 트랜지스터의 소오스와 콘택되도록 콘택플러그를 형성하고, 기판 전면에 층간절연막을 증착한다.

이후에 층간절연막상에 하드마스크를 형성한 후 포토공정으로 하드마스크 패턴을 형성하고, 하드마스크 패턴을 마스크로 콘택플러그가 드러나도록 층간절연막을 식각해서 콘택홀을 형성한다.

이후에 콘택홀 내에 커패시터 하부전극을 형성하고, 커패시터 하부전극상에 유전체막과 상부전극을 차례로 형성한다.

상기와 같은 종래 반도체소자의 커패시터 제조방법은 다음과 같은 문제가 있다.

콘택플러그가 드러나도록 콘택홀을 형성할 때 콘택플러그의 손실이 적으므로 표면적이 작아서 커패시턴스의 향상에도 한계가 따르고, 접촉면적이 적어서 계면 접촉저항이 증가하여 셀의 Rc가 높아지는 문제가 발생한다.

본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 계면 접촉저항을 줄이고 커패시턴스를 향상시키기에 알맞은 반도체소자의 커패시터 제조방법을 제공하는데 그 목적이 있다.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도

도 2는 도 1c에 따른 공정 진행 후의 단면 사진

* 도면의 주요 부분에 대한 부호의 설명 *

11 : 실리콘기판 12 : 콘택플러그

13 : 질화막 14 : 층간절연막

15 : 하드마스크 16 : 제1감광막

17 : 제2감광막 17a : 측벽감광막

18 : 커패시터 하부전극

상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 커패시터 제조방법은 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와, 상기 콘택플러그를 포함한 상기 기판 전면에 층간절연막을 형성하는 단계와, 상기 콘택플러그가 드러나도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 측면의 상기 층간절연막의 측벽에 측벽마스크를 형성하는 단계와, 상기 측벽마스크를 이용하여 상기 콘택플러그의 상부를 식각하여 표면적을 증대시키는 단계와, 상기 측벽마스크를 제거하는 단계와, 상기 콘택플러그와 접하도록 상기 콘택홀내에 커패시터 하부전극을 형성하는 단계와, 상기 커패시터 하부전극만 남기고 상기 층간절연막을 제거하는 단계와, 상기 커패시터 하부전극상에 유전체막과 상부전극을 형성하는 단계를 특징으로 한다.

첨부 도면을 참조하여 본 발명 반도체소자의 커패시터 제조방법에 대하여 설명하면 다음과 같다.

도 1a 내지 도 1f는 본 발명의 실시예에 따른 반도체소자의 커패시터 제조방법을 나타낸 공정단면도이고, 도 2는 도 1c에 따른 공정 진행 후의 단면 사진이다.

본 발명에 따른 반도체소자의 커패시터 제조방법은 도 1a에서와 같이, 실리콘기판(11)상에 소오스/드레인 및 게이트를 구비한 트랜지스터를 형성하고, 게이트의 양측면에 측벽스페이서를 형성한다.

이후에 상기 트랜지스터의 소오스와 콘택되도록 실리콘기판(11)에 콘택플러그(12)를 형성한다.

그리고 콘택플러그(12) 및 하부의 트랜지스터를 포함한 전면에 식각 스톱층의 역할을 하는 질화막(13)을 증착하고, 그 상부에 커패시터의 높이를 결정하는 층간절연막(14)을 증착하고, 층간절연막(14)상에 하드마스크(15)를 증착한다.

이때 하드마스크(15)는 폴리실리콘으로 형성하고, 차후에 커패시터 형성용 포토공정시에 높은 두께의 층간절연막(14)의 식각을 위해서 형성한 것이다.

다음에 하드마스크(15)상에 제1감광막(16)을 도포한 후 노광 및 현상공정을 이용하여 차후에 커패시터 형성영역이 제거되도록 선택적으로 패터닝한다.

도 1b에서와 같이, 상기 패터닝된 제1감광막(16)을 마스크로 하드마스크(15)를 식각하고, 제1감광막(16)과 하드마스크(15)를 마스크로 콘택플러그(12)가 드러날때까지 층간절연막(14)과 질화막(13)을 차례로 식각해서 콘택홀을 형성한다. 이후에 제1감광막(16)과 하드마스크(15)를 제거한다.

다음에 콘택홀의 표면 및 층간절연막(14)상에 제2감광막(17)을 도포한다.

도 1c에서와 같이, 제2감광막(17)을 식각하여 콘택홀 내의 층간절연막(14) 측면에 측벽감광막(17a)을 형성하며, 이때 콘택플러그(12)가 드러나도록 한다. 이와 같은 공정진행후의 단면 사진은 도 2와 같다.

이후에 측벽감광막(17a)을 마스크로 콘택플러그(12)의 상부를 일정두께 식각한다.

이때 콘택플러그(12)의 상부는 대략 1000Å내로 식각되도록 하고, 식각가스는 Cl2와 N2를 혼합한 가스를 사용한다.

이에 따라서 콘택플러그(12)의 상부는 굴곡(즉, 요부)을 갖고 식각되어 상부 표면적이 증가된다.

이후에 도 1d에서와 같이, 측벽감광막(17a)을 제거한다.

상기와 같이 콘택플러그(12)의 상부를 일정두께 제거하므로써 차후에 커패시터 하부전극과 안정되게 접촉하도록 할 수 있고, 상부 표면적의 증가로 인하여 차후에 커패시터 하부전극과의 접촉면적을 크게하여 커패시턴스를 향상시킬 수 있게 된다.

도 1e에서와 같이, 콘택플러그(12)와 콘택되도록 전면에 커패시터 하부전극 형성용 물질을 증착한 후에 에치백이나 화학적 기계적연마공정을 진행하여 콘택홀 측면을 따라서 커패시터 하부전극(18)을 형성한다.

도 1f에서와 같이, 상기 커패시터 하부전극(18)을 제외한 층간절연막(14)과 질화막(13)을 차례로 제거한다.

이후에 도면에는 도시되어 있지 않지만 커패시터 하부전극(18)을 따라서 유전체막과 커패시터 상부전극을 형성한다.

상기와 같은 본 발명 반도체소자의 커패시터 제조방법은 다음과 같은 효과가 있다.

콘택플러그와 커패시터 하부전극간의 접촉 안정성을 향상시킬 수 있고, 접촉 면적이 커져서 셀간 Rc 즉, 접촉저항을 감소시켜서 전기적인 특성의 개선을 도모할 수 있다.

또한 콘택플러그의 상부를 일부 제거하여 요부를 갖도록 하므로써 커패시턴스를 증가시키는 효과가 있다.

Claims (5)

1. 기판의 일영역에 콘택되도록 콘택플러그를 형성하는 단계와,

   상기 콘택플러그를 포함한 상기 기판 전면에 층간절연막을 형성하는 단계와,

   상기 콘택플러그가 드러나도록 상기 층간절연막을 식각하여 콘택홀을 형성하는 단계와,

   상기 콘택홀 측면의 상기 층간절연막의 측벽에 측벽마스크를 형성하는 단계와,

   상기 측벽마스크를 이용하여 상기 콘택플러그의 상부를 식각하여 표면적을 증대시키는 단계와,

   상기 측벽마스크를 제거하는 단계와,

   상기 콘택플러그와 접하도록 상기 콘택홀내에 커패시터 하부전극을 형성하는 단계와,

   상기 커패시터 하부전극만 남기고 상기 층간절연막을 제거하는 단계와,

   상기 커패시터 하부전극상에 커패시터 유전체막과 커패시터 상부전극을 형성하는 단계를 특징으로 하는 반도체소자의 커패시터 제조방법.
2. 제1항에 있어서,

   상기 측벽마스크는 감광막을 사용하여 형성함을 특징으로 하는 반도체소자의 커패시터 제조방법.
3. 제1항에 있어서,

   상기 측벽마스크를 이용하여 상기 콘택플러그를 식각할 때 Cl2+N2의 혼합가스를 사용함을 특징으로 하는 반도체소자의 커패시터 제조방법.
4. 제1항에 있어서,

   상기 층간절연막을 증착하기 전에 하부에 식각스톱층을 증착하는 단계를 더 포함함을 특징으로 하는 반도체소자의 커패시터 제조방법.
5. 제1항에 있어서,

   상기 층간절연막을 식각하여 콘택홀을 형성할 때 상기 층간절연막상에 하드마스크 패턴을 형성하여 이를 마스크로 진행함을 특징으로 하는 반도체소자의 커패시터 제조방법.