KR100696761B1 - 웨이퍼 마크 형성 방법 - Google Patents

웨이퍼 마크 형성 방법 Download PDF

Info

Publication number
KR100696761B1
KR100696761B1 KR1020050069408A KR20050069408A KR100696761B1 KR 100696761 B1 KR100696761 B1 KR 100696761B1 KR 1020050069408 A KR1020050069408 A KR 1020050069408A KR 20050069408 A KR20050069408 A KR 20050069408A KR 100696761 B1 KR100696761 B1 KR 100696761B1
Authority
KR
South Korea
Prior art keywords
wafer mark
storage electrode
region
forming
layer
Prior art date
Application number
KR1020050069408A
Other languages
English (en)
Other versions
KR20070014611A (ko
Inventor
김석균
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050069408A priority Critical patent/KR100696761B1/ko
Priority to US11/481,597 priority patent/US7615493B2/en
Publication of KR20070014611A publication Critical patent/KR20070014611A/ko
Application granted granted Critical
Publication of KR100696761B1 publication Critical patent/KR100696761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 발명은 웨이퍼 마크 형성 방법에 관한 것으로, 셀 구조와 동일한 홀 형태로 형성하고 하부에 저장 전극을 지지할 수 있는 플러그를 형성하면 캐패시터 산화막 제거 공정에서도 웨이퍼 마크에 하부 전극 물질이 잔존하는 것을 방지하여 소자의 특성을 향상시키고 웨이퍼 마크 잔존 물질 제거 공정인 POM (Peri Open Mask)공정을 생략할 수 있어 공정 단순화로 반도체 소자의 생산 단가를 감소시키는 기술을 나타낸다.

Description

웨이퍼 마크 형성 방법{METHOD FOR FORMING WAFER MARK}
도 1은 종래 기술에 따른 웨이퍼 마크를 도시한 평면도.
도 2a 내지 도 2e는 종래 기술에 따른 웨이퍼 마크 형성 방법을 도시한 단면도들.
도 3a 및 도 3b는 종래 기술에 따른 웨이퍼 마크 형성 방법의 문제점을 도시한 사진.
도 4a 내지 도 4c는 본 발명에 따른 웨이퍼 마크를 도시한 평면도들.
도 5a 내지 도 5d는 본 발명에 따른 웨이퍼 마크 형성 방법을 도시한 단면도들.
본 발명은 웨이퍼 마크 형성 방법에 관한 것으로, 셀 구조와 동일한 홀 형태로 형성하고 하부에 저장 전극을 지지할 수 있는 플러그를 형성하면 캐패시터 산화막 제거 공정에서도 웨이퍼 마크에 하부 전극 물질이 잔존하는 것을 방지하여 소자의 특성을 향상시키고 웨이퍼 마크 잔존 물질 제거 공정인 POM (Peri Open Mask) 공정을 생략할 수 있어 공정 단순화로 반도체 소자의 생산 단가를 감소시키는 기술을 나타낸다.
도 1은 종래 기술에 따른 웨이퍼 마크를 도시한 평면도이다.
도 1을 참조하면, 박스 인 박스 형태의 웨이퍼 마크를 나타낸다.
도 2a 내지 도 2e 는 종래 기술에 따른 웨이퍼 마크 형성 방법을 도시한 것으로, 도 2a(b) 내지 도 2e(b)는 도 1의 A-A' 절단면을 따라 도시한 단면도들이다. 이때, 도 2a 내지 도 2e 의 (a) 는 셀 영역을 도시한 것이고, (b) 는 스크라이브 레인 영역의 웨이퍼 마크를 도시한 것이다.
도 2a를 참조하면, 저장 전극 콘택(20)이 구비된 반도체 기판(10) 상부에 식각 정지 질화막(30) 및 저장 전극용 산화막(40)의 적층 구조를 형성한 후 저장 전극으로 예정된 부분의 저장 전극용 산화막(40) 및 식각 정지 질화막(30)을 식각하여 저장 전극 영역(45)을 형성한다. 이때, (b) 영역인 스크라이브 레인 영역은 웨이퍼 마크 영역이 형성된다.
도 2b를 참조하면, 저장 전극 영역(45) 및 웨이퍼 마크 영역을 포함한 전체 표면에 저장 전극층(50)을 형성한다.
도 2c 를 참조하면, 저장 전극 영역(45)을 매립하는 제 1 감광막(미도시)을 형성하고, 저장 전극용 산화막(40)이 노출되도록 평탄화 식각 공정을 수행하여 저장 전극층(50)을 분리한 후 제 1 감광막(미도시)을 제거한다.
도 2d를 참조하면, 저장 전극 영역(45)을 포함한 셀 영역을 도포하는 제 2 감광막을 형성하고 (b) 영역인 스크라이브 레인 영역의 웨이퍼 마크 영역 상에 잔존하는 저장 전극층(50)을 제거한다.
도 2e를 참조하면, 저장 전극용 산화막(40)을 제거하여 셀 영역인 (a) 영역은 실린더형 저장전극을 형성하고 (b) 영역인 스크라이브 레인 영역은 웨이퍼 마크를 형성한다.
도 3a 및 도 3b는 종래 기술에 따른 웨이퍼 마크 형성 방법에서 발생하는 문제점을 도시한 사진이다.
도 3a 및 도 3b를 참조하면, 셀 영역의 패턴 상부(도 2a)에 떨어진 금속성 이물질 및 스크라이브 레인 영역의 웨이퍼 마크 측벽(도 2b)에 발생한 금속성 하부 전극 물질을 나타낸다.
상술한 종래 기술에 따른 웨이퍼 마크 형성 방법에서, 실린더형 캐패시터 형성 공정에서 웨이퍼 마크 측벽에 금속성 하부 전극이 잔존하고 후속 공정인 저장 전극용 산화막 제거 공정에서 상기 저장 전극용 산화막이 제거되면서 저장 전극층이 들뜨게 되어 패턴의 불량을 유발하게 되며, POM (Peri Open Mask) 공정을 적용하여 스크라이브 레인 영역의 웨이퍼 마크 측벽에 남아있는 하부 전극 물질을 추가 식각 공정으로 제거해야하는 문제점이 있다.
상기 문제점을 해결하기 위하여, 셀 구조와 동일한 홀 형태로 형성하고 하부에 저장 전극을 지지할 수 있는 플러그를 형성하면 캐패시터 산화막 제거 공정에서도 웨이퍼 마크에 하부 전극 물질이 잔존하는 것을 방지하여 소자의 특성을 향상시키고 웨이퍼 마크 잔존 물질 제거 공정인 POM (Peri Open Mask) 공정을 생략할 수 있어 공정 단순화로 반도체 소자의 생산 단가를 감소시키는 웨이퍼 마크 형성 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 웨이퍼 마크 형성 방법은
저장 전극 콘택이 구비된 반도체 기판 상부에 식각 정지막 및 저장 전극용 산화막을 형성하는 단계;
상기 저장 전극용 산화막 및 식각 정지막을 식각하여 셀 영역에 저장 전극 영역을 형성하며 스크라이브 레인 영역에 웨이퍼 마크 영역을 형성하는 단계;
상기 저장 전극 영역 및 웨이퍼 마크 영역을 포함하는 반도체 기판 전면에 저장 전극층을 형성하는 단계;
전면 식각 공정으로 상기 저장전극 영역 및 웨이퍼 마크 영역 표면에 저장 전극층을 남기는 단계; 및
상기 저장 전극용 산화막을 제거하여 셀 영역과 동일한 구조의 웨이퍼 마크를 스크라이브 레인 영역에 형성하는 단계;
를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 4a 내지 도 4c는 본 발명에 따른 웨이퍼 마크를 도시한 평면도들로서, 일측은 웨이퍼 마크를 도시하고 타측은 웨이퍼 마크의 주요부분을 확대 도시한 것이다.
도 4a 및 도 4b를 참조하면, 웨이퍼 마크의 전체적인 크기나 모양은 종래와 동일하게 유지하고 셀 영역과 동일한 콘택홀 형태로 패턴을 배치하여 웨이퍼 마크를 구성한다.
여기서, 콘택홀 형태의 패턴은 셀 영역과 동일한 크기로 구성되거나, 셀 영역의 패턴보다 크기가 크되, 종래의 웨이퍼 마크보다 작은 크기로 구성되어 웨이퍼 마크에 콘택홀 형태의 패턴이 복수개 채워져 구성되는 것이 바람직하다.
도 4c를 참조하면, 크기가 작은 라인/스페이스 패턴으로 웨이퍼 마크를 구성한다.
여기서, 라인 패턴은 종래의 웨이퍼 마크의 폭과 동일한 길이로 구성되는 것이 바람직하다.
이와 같이 셀 영역의 패턴과 동일한 형태로 웨이퍼 마크를 형성하면 웨이퍼 마크 측벽에 발생하는 금속성 이물질을 방지할 수 있다.
도 5a 내지 도 5d 는 본 발명에 따른 웨이퍼 마크 형성 방법을 도시한 것으로서, 도 5a 내지 도 5d 는 도 4a 의 B-B' 절단면을 따라 도시한 단면도이다. 여기서, 도 5a 내지 도 5d 는 셀영역을 도시한 것으로, 스크라이브 레인 영역의 웨이퍼 마크는 셀영역과 동일한 공정으로 형성한다.
도 5a를 참조하면, 저장 전극 콘택(110)이 구비된 반도체 기판(100) 상부에 식각 정지 질화막(120) 및 저장 전극용 산화막(130)을 형성한다.
다음에, 저장 전극으로 예정된 부분의 저장 전극용 산화막(130) 및 식각 정지 질화막(120)을 식각하여 저장 전극 영역(135)을 형성한다. 이때, 도시되지 않았으나 스크라이브 레인 영역에는 웨이퍼 마크 영역을 형성한다.
도 5b를 참조하면, 저장 전극 영역(135) 및 웨이퍼 마크 영역을 포함한 전체 표면 상부에 저장 전극층(140)을 형성한다.
여기서, 저장 전극층(140)은 TiN 또는 Ti로 형성한다.
도 5c를 참조하면, 저장 전극 영역(135) 및 웨이퍼 마크 영역을 매립하는 감광막(미도시)을 형성한 후 저장 전극용 산화막(130)이 노출되도록 전면 식각 공정을 수행하여 저장 전극층을 분리한다.
도 5d를 참조하면, 감광막(미도시)을 제거한 후 저장 전극용 산화막(130)을 제거하여 셀영역에 저장전극을 형성하는 동시에 스크라이브 레인 영역에 웨이퍼 마크를 저장 전극층(140)으로 형성한다.
여기서, 상기 웨이퍼 마크는 셀 영역과 동일한 콘택홀 형태의 패턴 또는 라인/스페이스 형태로 형성되는 것이 바람직하다.
이와 같이 웨이퍼 마크를 셀 영역과 동일한 콘택홀 형태의 패턴으로 형성하여 하부구조가 셀 영역과 동일하게 형성되어 이물질이 발생되는 것을 방지할 수 있다.
본 발명에 따른 웨이퍼 마크 형성 방법은 웨이퍼 마크를 셀 구조와 동일한 콘택홀 형태로 형성하고 하부에 저장 전극을 지지할 수 있는 플러그를 형성하면 저장 전극용 산화막 제거 공정에서도 웨이퍼 마크에 하부 전극 물질이 잔존하는 것을 방지하여 소자의 특성을 향상시키고 웨이퍼 마크 잔존 물질 제거 공정인 POM (Peri Open Mask) 공정을 생략할 수 있어 반도체 소자의 생산 단가를 감소시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (2)

  1. 저장 전극 콘택이 구비된 반도체 기판 상부에 식각 정지막 및 저장 전극용 산화막을 형성하는 단계;
    상기 저장 전극용 산화막 및 식각 정지막을 식각하여 셀 영역에 저장 전극 영역을 형성하며 스크라이브 레인 영역에 웨이퍼 마크 영역을 형성하는 단계;
    상기 저장 전극 영역 및 웨이퍼 마크 영역을 포함하는 반도체 기판 전면에 저장 전극층을 형성하는 단계;
    전면 식각 공정으로 상기 저장전극 영역 및 웨이퍼 마크 영역 표면에 저장 전극층을 남기는 단계; 및
    상기 저장 전극용 산화막을 제거하여 셀 영역과 동일한 구조의 웨이퍼 마크를 스크라이브 레인 영역에 형성하는 단계;
    를 포함하는 것을 특징으로 하는 웨이퍼 마크 형성 방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼 마크는 콘택홀 형태 또는 라인/스페이스 형태의 패턴으로 형성되는 것을 특징으로 하는 웨이퍼 마크 형성 방법.
KR1020050069408A 2005-07-29 2005-07-29 웨이퍼 마크 형성 방법 KR100696761B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050069408A KR100696761B1 (ko) 2005-07-29 2005-07-29 웨이퍼 마크 형성 방법
US11/481,597 US7615493B2 (en) 2005-07-29 2006-07-05 Method for forming alignment mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050069408A KR100696761B1 (ko) 2005-07-29 2005-07-29 웨이퍼 마크 형성 방법

Publications (2)

Publication Number Publication Date
KR20070014611A KR20070014611A (ko) 2007-02-01
KR100696761B1 true KR100696761B1 (ko) 2007-03-19

Family

ID=37802955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050069408A KR100696761B1 (ko) 2005-07-29 2005-07-29 웨이퍼 마크 형성 방법

Country Status (2)

Country Link
US (1) US7615493B2 (ko)
KR (1) KR100696761B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148232B2 (en) 2010-08-11 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overlay mark enhancement feature
JP2017219757A (ja) * 2016-06-09 2017-12-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004673A (ko) * 1999-06-29 2001-01-15 김영환 반도체소자의 정렬마크 형성방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519579B2 (ja) * 1997-09-09 2004-04-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3943320B2 (ja) * 1999-10-27 2007-07-11 富士通株式会社 半導体装置及びその製造方法
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
US6969648B2 (en) * 2003-06-25 2005-11-29 International Business Machines Corporation Method for forming buried plate of trench capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004673A (ko) * 1999-06-29 2001-01-15 김영환 반도체소자의 정렬마크 형성방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020010004673

Also Published As

Publication number Publication date
US7615493B2 (en) 2009-11-10
US20070045877A1 (en) 2007-03-01
KR20070014611A (ko) 2007-02-01

Similar Documents

Publication Publication Date Title
CN114093870B (zh) 半导体结构及其制作方法
CN109309091A (zh) 图案化方法
US20170345679A1 (en) Methods of fabricating a semiconductor device
CN109994449B (zh) 具有支撑图案的半导体器件
KR100696761B1 (ko) 웨이퍼 마크 형성 방법
KR20090047001A (ko) 스페이서를 이용한 반도체소자의 미세 패턴 형성방법
KR100929294B1 (ko) 반도체 소자의 제조 방법
TWI447809B (zh) 凸出結構與形成凸出結構的方法
JP4330523B2 (ja) スプリットゲート型フラッシュメモリ素子のダミー層の形成方法
US10700071B1 (en) Method for forming semiconductor pattern
JP2010245374A (ja) 半導体装置及びその製造方法
KR101145800B1 (ko) 퓨즈를 구비한 반도체 장치 및 그 제조방법
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
KR101067875B1 (ko) 반도체 소자의 제조방법
KR20100030016A (ko) 반도체 소자의 제조방법
KR20060004508A (ko) 커패시터 제조 방법
KR100390846B1 (ko) 반도체 소자 제조방법
KR100732751B1 (ko) 반도체 소자의 커패시터 하부 전극 제조방법
KR100875649B1 (ko) 반도체 소자 제조방법
KR20070055243A (ko) 반도체 소자의 오버레이 패턴 형성방법
KR100909624B1 (ko) 반도체 소자의 층간절연막 평탄화방법
KR101087793B1 (ko) 반도체 소자 및 그의 형성 방법
KR20110024488A (ko) 반도체 장치 및 그 제조방법
KR20050106221A (ko) 반도체 소자의 가드링 및 그 형성 방법
KR20070041860A (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee