KR970051914A - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR970051914A
KR970051914A KR1019950066029A KR19950066029A KR970051914A KR 970051914 A KR970051914 A KR 970051914A KR 1019950066029 A KR1019950066029 A KR 1019950066029A KR 19950066029 A KR19950066029 A KR 19950066029A KR 970051914 A KR970051914 A KR 970051914A
Authority
KR
South Korea
Prior art keywords
forming
pattern
polysilicon layer
wafer
monitor
Prior art date
Application number
KR1019950066029A
Other languages
English (en)
Other versions
KR0172553B1 (ko
Inventor
정재관
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066029A priority Critical patent/KR0172553B1/ko
Publication of KR970051914A publication Critical patent/KR970051914A/ko
Application granted granted Critical
Publication of KR0172553B1 publication Critical patent/KR0172553B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조에 있어서 웨이퍼 기판이 노출되는 콘택홀을 형성한 다음, 폴리실리콘층을 증착하고, 패턴닝 공정을 실시할 때 모니터 패턴과 같은 측정 패턴 상부에는 폴리실리콘층을 남도록 패턴닝하여서 과도한 식각으로 웨이퍼가 손상되는 것을 방지하고 그로 인하여 파티클로 인한 반도체회로가 단락되는 것을 방지할 수 있다.

Description

반도체 소자 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 및 제4도는 본 발명에 의해 폴리실리콘층을 패턴닝할 때 모니터 패턴 상부에는 폴리실리콘층 패턴이 남도록 형성한 단면도.

Claims (5)

  1. 반도체소자 제조방법에 있어서, 웨이퍼 상부에 절연막을 증착하고, 칩 영역에는 콘택홀을 형성할 때 스크라이브 라인 상부에 있는 절연막의 일정부분을 식각하여 상기 웨이퍼가 노출되는 모니터 패턴을 형성하는 단계와, 후속 공정으로 웨이퍼 상부에 전체적으로 도전층을 증착하고, 상기 폴리실리콘층을 패턴을 형성하기 위한 감광막 패턴을 칩 영역 상부에 형성하는 동시에 상기 모니터 패턴을 오버랩하는 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 폴리실리콘층을 식각하여 칩영역에 폴리실리콘층 패턴을 형성하는 동시에 상기 모니터 패턴 상부면에도 폴리실리콘층 패턴을 형성하는 단계를 포함하는 반도체소자 제조방법.
  2. 제1항에 있어서, 상기 전도층은 폴리실리콘층, 폴리사이드층 또는 메탈층인 것을 특징으로 하는 반도체소자 제조방법.
  3. 제1항에 있어서, 상기 콘택홀은 DRAM에서 비트라인 콘택용인 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서, 상기 콘택홀은 DRAM에서 전하보존전극 콘택용인 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항에 있어서, 상기 모니터 패턴은 식각 모니터 박스, 오버래이 마크 또는 버니어 키인 것을 특징으로 하는 반도체소자 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066029A 1995-12-29 1995-12-29 반도체 소자 제조방법 KR0172553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066029A KR0172553B1 (ko) 1995-12-29 1995-12-29 반도체 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066029A KR0172553B1 (ko) 1995-12-29 1995-12-29 반도체 소자 제조방법

Publications (2)

Publication Number Publication Date
KR970051914A true KR970051914A (ko) 1997-07-29
KR0172553B1 KR0172553B1 (ko) 1999-03-30

Family

ID=19447204

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066029A KR0172553B1 (ko) 1995-12-29 1995-12-29 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR0172553B1 (ko)

Also Published As

Publication number Publication date
KR0172553B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR930018659A (ko) 고집적 소자용 미세 콘택 형성방법
KR940016687A (ko) 반도체 접속장치 및 그 제조방법
KR970051945A (ko) 반도체장치의 제조방법
KR970051914A (ko) 반도체 소자 제조방법
KR100907883B1 (ko) 반도체 장치의 콘택 형성 방법
KR970017961A (ko) 반도체 집적회로장치 및 그의 제조방법
KR100402935B1 (ko) 반도체 장치 제조 방법
KR100190057B1 (ko) 반도체 장치의 패턴 형성 방법
KR970053571A (ko) 반도체 장치 및 그의 제조 방법
KR100881813B1 (ko) 반도체소자의 중첩마크 형성방법
KR960019488A (ko) 반도체장치의 배선패턴 형성방법
KR960026867A (ko) 반도체소자의 제조방법
KR960012324A (ko) 반도체소자의 게이트전극 콘택 및 그 제조방법
KR980006308A (ko) 커패시터의 구조 및 제조방법
KR980006321A (ko) 디램 소자의 캐패시터 형성방법
KR970052512A (ko) 반도체 소자의 콘택홀 형성방법
KR960002487A (ko) 반도체 소자의 콘택홀 단면형상 관측방법
KR970013155A (ko) 금속배선용 콘택식각 모니터링 방법
KR970052405A (ko) 반도체장치의 미세 콘택홀 형성 방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR950024345A (ko) 반도체 메모리장치 제조방법
KR980005486A (ko) 반도체 소자의 콘택홀 형성방법
KR960019533A (ko) 반도체소자의 미세콘택 형성방법
KR960042913A (ko) 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법
KR970053959A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081006

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee