KR960042913A - 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 - Google Patents
반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 Download PDFInfo
- Publication number
- KR960042913A KR960042913A KR1019950011696A KR19950011696A KR960042913A KR 960042913 A KR960042913 A KR 960042913A KR 1019950011696 A KR1019950011696 A KR 1019950011696A KR 19950011696 A KR19950011696 A KR 19950011696A KR 960042913 A KR960042913 A KR 960042913A
- Authority
- KR
- South Korea
- Prior art keywords
- alignment mark
- planarization process
- semiconductor device
- protection method
- planarized
- Prior art date
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
반도체 소자 제조 방법.
2. 발명이 해결하려고 하는 기술적 과제
다이 영역의 평탄화 공정을 거치면서 스크라이브 레인 영역도 평탄화되어 기존의 정렬마크가 추후 공정에서는 정렬의 기준점으로서의 역할을 할 수 없다는 문제점을 해결하고자 함.
3. 발명의 해결방법의 요지
정렬마크의 상부의 단차가 소실되지 않게 스트라이브 레인 영역의 감광막을 제거하고 에치백 식각을 하므로써, 평탄화 공정에서 정렬마크 단차를 그대로 보호하고자 함.
4. 발명의 중요한 용도
반도체 소자의 평탄화 공정에서 정렬마크 보호에 이용됨.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2C도는 본 발명의 평탄화 공정에서의 정렬마크 보호 방법에 따른 공정도.
Claims (1)
- 반도체 소자의 평탄화 공정에서의 정렬마크를 보호하는 방법에 있어서, 반도체 기판상에 반도체 소자가 형성되는 다이 영역에는 하부층이 형성되어 있고 스크라이브 레인 영역에는 정렬마크가 형성되어 있는 구조상에 제1절연막을 증착하는 단계와, 스크라이브 레인 영역은 오픈되고 상기 다이 영역에는 포토레지스트가 잔류하도록 포토레지스트 패턴을 형성하는 단계와, 상기 제1절연막을 에치백 하여 스크라이브 레인 영역의 정렬마크의 요철에 따른 단차를 형성하고 다이 영역은 평탄화하는 단계 및 잔류 포토레지스트를 제거하고 제2절연막을 증착하는 단계를 포함해서 이루어진 정렬마크 보호 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011696A KR960042913A (ko) | 1995-05-12 | 1995-05-12 | 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950011696A KR960042913A (ko) | 1995-05-12 | 1995-05-12 | 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960042913A true KR960042913A (ko) | 1996-12-21 |
Family
ID=66523817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950011696A KR960042913A (ko) | 1995-05-12 | 1995-05-12 | 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960042913A (ko) |
-
1995
- 1995-05-12 KR KR1019950011696A patent/KR960042913A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960042913A (ko) | 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 | |
| KR980005930A (ko) | 반도체장치 및 그 제조방법 | |
| KR980005309A (ko) | 반도체 장치 제조방법 및 그를 위한 레티클 | |
| KR960039113A (ko) | 정렬마크 형성방법 | |
| KR960008978A (ko) | 반도체 소자의 정렬 마크 보호방법 | |
| KR960042914A (ko) | 평탄화 공정을 이용한 정렬 마크 형성 방법 | |
| KR970053427A (ko) | 트렌치 소자분리 영역을 갖는 반도체장치의 마스크 정렬키 형성방법 | |
| KR960019537A (ko) | 더미패턴을 이용한 평탄화 공정방법 | |
| KR970053470A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR970051914A (ko) | 반도체 소자 제조방법 | |
| KR970023635A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR970023766A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR960005792A (ko) | 미세 콘택 형성 방법 | |
| KR970052369A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 | |
| KR970024271A (ko) | 반도체장치의 금속 샐리사이드 형성방법 | |
| KR960002550A (ko) | 반도체 소자의 스페이서 형성방법 | |
| KR970067707A (ko) | 반도체 소자의 제조방법 | |
| KR960005957A (ko) | 다층배선 형성방법 | |
| KR960042977A (ko) | 반도체 소자 제조시 리페어 키의 손상방지방법 | |
| KR940002957A (ko) | 감광막 패턴 형성방법 | |
| KR980003891A (ko) | 노광용 정렬 키 제조방법 | |
| KR970052574A (ko) | 반도체장치의 평탄화용 더미 게이트형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |