KR980005930A - 반도체장치 및 그 제조방법 - Google Patents
반도체장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR980005930A KR980005930A KR1019960023625A KR19960023625A KR980005930A KR 980005930 A KR980005930 A KR 980005930A KR 1019960023625 A KR1019960023625 A KR 1019960023625A KR 19960023625 A KR19960023625 A KR 19960023625A KR 980005930 A KR980005930 A KR 980005930A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- forming
- metal
- metal pad
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract 53
- 239000002184 metal Substances 0.000 claims abstract 30
- 238000002161 passivation Methods 0.000 claims abstract 17
- 238000000034 method Methods 0.000 claims abstract 15
- 238000005530 etching Methods 0.000 claims abstract 12
- 239000000758 substrate Substances 0.000 claims abstract 12
- 239000011229 interlayer Substances 0.000 claims abstract 4
- 230000001681 protective effect Effects 0.000 claims 3
- 230000004888 barrier function Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 DLM구조를 갖는 반도체장치의 다이렉트 패드 식각공정을 가능하게 하기 위한 것으로, 반도체장치의 패드 형성을 위한 절연층의 식각공정시 노출되는 소정의 양측 상부에 금속패드가 형성된 것을 특징으로 하는 반도체장치와, 이를 형성하기 위한 방법으로서, 반도체 기판상에 도전층을 형성하는 단계와, 상기 도전층 상부에 절연층을 형성하는 단계, 기판 소정영역에 제1층 금속배선을 형성하는 단계, 기판전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 도전층 및 제1층 금속배선을 노출시키는 단계, 제2층 금속막을 기판 전면에 형성하는 단계, 상기 제2층 금속막을 소정패턴로 패터닝하여 기판 소정영역에 제2층 금속배선을 형성함과 동시에 금속패드를 형성하는 단계, 기판 전면에 패시베이션막을 형성하는 단계, 상기 보호막을 선택적으로 식각하여 상기 도전층부위를 노출시키는 보호막패턴을 형성하는 단계, 및 상기 보호막패턴을 마스크로 이용하여 노출된 상기 패시베이션막 및 그 하부의 절연층들을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제조방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 의한 단일 형태의 퓨즈박스구조를 갖는 반도체장치의 단면구조도이다.
Claims (23)
- 반도체장치의 패드 형성을 위한 절연층을 식각공정시 노출되는 소정의 도전층 양측 상부에 금속패드가 형성된 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 소정의 도전층은 반도체장치의 퓨즈라인인 것을 특징으로 하는 반도체장치.
- 제 2 항에 있어서, 상기 퓨즈라인은 단일 형태의 퓨즈라인인 것을 특징으로 하는 반도체장치.
- 제 2 항에 있어서, 상기 퓨즈라인은 적어도 2개이상의 멀티 퓨즈라인 형태인 것을 특징으로 하는 반도체장치.
- 제 1 항 및 제 4 항에 있어서, 상기 도전층이 멀티 퓨즈라인형태인 경우, 상기 금속패드는 인접한 퓨즈라인과 퓨즈라인 사이의 상기 식각된 절연층 전면에 형성되는 것을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 금속패드는 이층 금속막(DLM)구조의 반도체소자의 제 2 층 금속막으로 형성된 것임을 특징으로 하는 반도체장치.
- 제 1 항에 있어서, 상기 금속패드는 상기 도전층상의 상기 절연층의 식각될 측면부위에 형성됨을 특징으로 하는 반도체장치.
- 반도체장치의 보호막패턴의 측면 하부의 단차영역에 금속패드가 형성된 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 금속패드가 보호막패턴 사이에 패시베이션막이 형성된 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 보호막패턴이 경사진 측면을 갖는 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 금속패드는 반도체장치의 스크라이브 라인지역에 형성되는 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 금속패드는 반도체장치의 패드형성을 위한 식각공정시 식각 베리어 역할을 하는 것을 특징으로 하는 반도체장치.
- 제 8 항에 있어서, 상기 금속패드는 이층 금속막(DLM)구조의 반도체소자의 제2층 금속막으로 형성된 것임을 특징으로 하는 반도체장치.
- 반도체기판상에 도전층을 형성하는 단계와, 상기 도전층 상부에 절연층을 형성하는 단계, 기판 소정영역에 제1층 금속배선을 형성하는 단계, 기판전면에 층간절연막을 형성하는 단계, 상기 층간절연막을 선택적으로 식각하여 상기 도전층 및 제1층 금속배선을 노출시키는 단계, 제2층 금속막을 소정패턴으로 패터닝하여 기판 소정영역에 제2층 금속배선을 형성함과 동시에 금속패드를 형성하는 단계, 기판 전면에 패시베이션막을 형성하는 단계, 상기 패시베이션막 상부에 보호막을 형성하는 단계, 상기 보호막을 선택적으로 식각하여 상기 도전층부위를 노출시키는 보호막패턴을 형성하는 단계, 및 상기 보호막패턴을 마스크로 이용하여 노출된 상기 패시베이션막 및 그 하부의 절연층들을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 도전층은 퓨즈라인임을 특징으로 하는 반도체장치 제조방법.
- 제 15 항에 있어서, 상기 퓨즈라인은 단일 형태의 퓨즈라인인 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 퓨즈라인은 적어도 2개 이상의 멀티 퓨즈라인인 형태인 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 금속패드는 상기 도전층상의 상기 절연층 및 층간절연막의 식각된 측면부위에 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항 및 제 17 항에 있어서, 상기 도전층이 멀티 퓨즈라인형태일 경우, 상기 금속패드르 인접한 퓨즈라인과 퓨즈라인 사이의 상기 시각된 절연층 전면에 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 금속패드는 상기 보호막패턴의 측면 하부의 단차영역에 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제 20 항에 있어서, 상기 보호막패턴이 경사진 측면을 갖는 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 금속패드는 반도체장치의 스크라이브 라인지역에 형성하는 것을 특징으로 하는 반도체장치 제조방법.
- 제 14 항에 있어서, 상기 보호막패턴을 마스크로 이용하여 노출된 상기 패시베이션막 및 그 하부의 절연층들을 식각하는 단계에서 상기 금속패드가 식각 배리어 역할을 하는 것을 특징으로 하는 반도체장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023625A KR100410812B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960023625A KR100410812B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005930A true KR980005930A (ko) | 1998-03-30 |
| KR100410812B1 KR100410812B1 (ko) | 2004-04-01 |
Family
ID=37422869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960023625A KR100410812B1 (ko) | 1996-06-25 | 1996-06-25 | 반도체장치의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100410812B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390044B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 패드 패턴 형성 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI232560B (en) | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
| TWI229435B (en) | 2002-06-18 | 2005-03-11 | Sanyo Electric Co | Manufacture of semiconductor device |
| TWI227550B (en) | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
| JP4401181B2 (ja) | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| TWI324800B (en) | 2005-12-28 | 2010-05-11 | Sanyo Electric Co | Method for manufacturing semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0395931A (ja) * | 1989-09-08 | 1991-04-22 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1996
- 1996-06-25 KR KR1019960023625A patent/KR100410812B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390044B1 (ko) * | 2001-06-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 패드 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100410812B1 (ko) | 2004-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970018091A (ko) | 반도체장치 및 그 제조방법 | |
| KR930009050A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR970077204A (ko) | 반도체 장치의 금속 배선 및 그의 형성 방법 | |
| KR980005930A (ko) | 반도체장치 및 그 제조방법 | |
| KR930014785A (ko) | 다층금속 배선구조의 콘택제조방법 | |
| KR980006145A (ko) | 반도체장치 및 그 제조방법 | |
| KR970052368A (ko) | 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법 | |
| KR970003633A (ko) | 반도체 소자의 금속 층간 절연막 형성방법 | |
| KR970052386A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JPS54145488A (en) | Semiconductor device | |
| KR960012324A (ko) | 반도체소자의 게이트전극 콘택 및 그 제조방법 | |
| KR960039139A (ko) | 반도체 소자의 금속배선층 형성방법 | |
| KR960005835A (ko) | 반도체 소자의 금속막간 절연 방법 | |
| KR980005500A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR980005495A (ko) | 반도체장치 제조방법 | |
| KR950021118A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS5753964A (ja) | Tasohaisenho | |
| KR960019488A (ko) | 반도체장치의 배선패턴 형성방법 | |
| KR950025869A (ko) | 콘택홀 형성방법 | |
| KR970053561A (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR970052356A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR950021414A (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR940022703A (ko) | 반도체 소자의 배선 제조방법 | |
| KR980005466A (ko) | 반도체 장치의 금속배선 형성방법 | |
| KR970052385A (ko) | 반도체장치의 콘택홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |