KR960039139A - 반도체 소자의 금속배선층 형성방법 - Google Patents

반도체 소자의 금속배선층 형성방법 Download PDF

Info

Publication number
KR960039139A
KR960039139A KR1019950007703A KR19950007703A KR960039139A KR 960039139 A KR960039139 A KR 960039139A KR 1019950007703 A KR1019950007703 A KR 1019950007703A KR 19950007703 A KR19950007703 A KR 19950007703A KR 960039139 A KR960039139 A KR 960039139A
Authority
KR
South Korea
Prior art keywords
layer
material layer
forming
insulating material
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019950007703A
Other languages
English (en)
Other versions
KR0147195B1 (ko
Inventor
전영권
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019950007703A priority Critical patent/KR0147195B1/ko
Publication of KR960039139A publication Critical patent/KR960039139A/ko
Application granted granted Critical
Publication of KR0147195B1 publication Critical patent/KR0147195B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 의한 반도체 소자의 금속배선층 형성방법에서는 주배선층의 측면에 측면보호막을 형성시킨 것을 특징으로 하며, 금속배선층의 제조방법으로는 반도체 소자를 형성시킨 반도체기판상에 소자의 각 전극 상부와 외부의 연결을 위한 콘택홀을 형성시킨 절연막상에 절연물질층등을 형성시키고, 절연물질층에 배선영역을 식각시키고, 배선영역에 주배선층용 금속을 매립시켜서 주배선층을 형성시키는 단계를 포함하여 이루어진다.

Description

반도체 소자의 금속배선층 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도∼제8도는 본 발명에 의한 반도체 소자의 금속배선층 형성방법의 실시예를 설명하기 위한 도면.

Claims (10)

  1. 반도체 소자의 금속배선층 형성방법에 있어서, 1) 절연막을 형성시킨 반도체기판상에 전면에 장벽금속층을 형성시키는 단계와, 2) 상기 장벽금속층 위에 절연물질층을 형성시키고, 주배선층 형성부위의 상기 절연물질층을 식각하여 배선영역을 형성시키는 단계와, 3) 상기 배선영역에 금속층을 매립시켜서 주배선층을 형성시키는 단계와, 4) 상기 절연물질층의 상부표면을 제거하는 단계와, 5) 상기 주배선층의 상부와 노출된 양측면 위에 보호물질층을 형성시키는 단계와, 6) 상기 보호물질층을 마스크로 하여 상기 절연물질층과 상기 장벽금속층을 식각하는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  2. 제1항에 있어서, 상기 3) 단계에서 상기 절연물질층상에 상기 배선영역을 매립시키는 주배선층용 금속막을 형성시킨 후에, 상기 절연물질층 위의 금속막을 화학 기계 연마(CMP)법으로 제거하여 상기 배선영역에 매립된 주배선층을 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
  3. 제1항에 있어서, 상기 3) 단계에서 상기 절연물질층상에 상기 배선영역을 매립시키는 주배선층용 금속막을 형성시킨 후에, 상기 주배선층용 금속막을 이방성식각으로 에치백하여 상기 배선영역에 매립된 주배선층을 형성시키는 것을 특징으로 반도체 소자의 금속배선층 형성방법.
  4. 제1항에 있어서, 상기 3) 단계 후에 상기 절연물질층의 상면에 상기 주배선층이 형성된 부위를 개방시키는 감광막패턴을 형성시키고, 상기 감광막패턴을 마스크로 하여 상기 주배선층의 가장 자리의 절연물질층을 부분적으로 제거하는 단계를 포함하는 반도체소자의 금속배선층 형성방법.
  5. 제1항에 있어서, 상기 3) 단계 후에, (1) 상기 절연물질층과 상기 주배선층 위에 도전물질층을 형성시키는 단계와, (2) 상기 도전물질층을 패턴닝하여 상기 절연물질층상에서 상기 주배선층의 폭보다 큰 폭으로 상기 주배선층의 상면을 덮는 판형의 보호물질층을 형성시키는 단계와, (3) 상기 보호물질층을 마스크로 하여 상기 절연물질층과 상기 장벽금속층을 패턴닝하여, 상기 주배선층의 측면이 절연물질층의 측면절연막이 형성되도록 하는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  6. 제1항에 있어서, 상기 4) 단계 후에 상기 보호물질층으로 절연물질 또는 도전물질층을 상기 절연물질층과 상기 주배선층 위에 형성시킨 후에, 이방성식각하여 상기 주배선층의 노출된 양측벽에 측벽을 형성시키는 단계를 포함하는 반도체소자의 금속배선층 형성방법.
  7. 제1항에 있어서, 상기 장벽금속층과 상기 절연물질층 사이에 식각저지층(etch stopper)을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  8. 제7항에 있어서, 상기 식각저지층은 상기 절연물질층과 식각비가 다른 물질로 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
  9. 반도체 소자의 금속배선층 형성방법에 있어서, 1) 절연막을 형성시킨 반도체기판상에 제1절연물질층을 형성시키는 단계와, 2) 하부배선층 형성영역의 상기 제1절연물질층을 식각하여 배선영역을 형성시키는 단계와, 3) 상기 제1절연물질층의 배선영역을 금속층으로 매립시켜서 하부배선층을 형성시키는 단계와, 4) 상기 제1절연물질층의 상부표면을 제거하여 상기 하부배선층의 양측면 일부를 노출시키는 단계와, 5) 상기 하부배선층의 폭보다 큰 폭으로 도전 물질의 보호물질층을 형성시키는 단계와, 6) 상기 보호물질층을 형성시킨 제1절연물질층상에 제2절연물질층을 형성시키고, 상기 제2절연물질층상에 상기 하부배선층의 상부에 비아(via)콘택홀을 형성시키는 단계와, 7) 상기 보호물질층을 제거하고, 상기 비아콘택홀과 상기 제2절연물질층 위에 상부배선층을 형성시키는 단계를 포함하여 이루어진 반도체 소자의 금속배선층 형성방법.
  10. 제9항에 있어서, 상기 7) 단계에서 상기 보호물질층을 하부배선층에 대하여 선택적인 습식식각으로 제거하여 상기 하부배선층을 노출시키는 것을 특징으로 하는 반도체 소자의 금속배선층 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950007703A 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법 Expired - Fee Related KR0147195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950007703A KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950007703A KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Publications (2)

Publication Number Publication Date
KR960039139A true KR960039139A (ko) 1996-11-21
KR0147195B1 KR0147195B1 (ko) 1998-11-02

Family

ID=19411431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950007703A Expired - Fee Related KR0147195B1 (ko) 1995-04-03 1995-04-03 반도체 소자의 금속배선층 형성방법

Country Status (1)

Country Link
KR (1) KR0147195B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100579846B1 (ko) 2003-12-11 2006-05-12 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선층 및 이의 제조 방법
KR102188723B1 (ko) 2017-11-07 2020-12-08 주식회사 엘지화학 배터리 온도 추정 장치 및 방법

Also Published As

Publication number Publication date
KR0147195B1 (ko) 1998-11-02

Similar Documents

Publication Publication Date Title
KR890015376A (ko) 전자소자에 대한 전기적 접속방법
KR970077204A (ko) 반도체 장치의 금속 배선 및 그의 형성 방법
KR960026644A (ko) 반도체 장치의 배선구조 및 그의 제조방법
KR100299379B1 (ko) 반도체소자의금속배선형성방법
KR970067640A (ko) 반도체 소자의 금속층 형성 방법
KR970052368A (ko) 티(t)자 형태의 금속 플러그를 갖는 반도체 장치 및 그 제조방법
KR970063677A (ko) 멀티레벨 상호 접속 반도체 장치와 제조 방법
KR100252869B1 (ko) 반도체 소자의 제조 방법
KR960026618A (ko) 반도체소자의 소자분리 절연막의 제조방법
KR100680939B1 (ko) 반도체 소자의 배선 형성방법
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
TW430924B (en) Method for forming contact hole in semiconductor device
KR970052381A (ko) 반도체 소자의 금속층 형성 방법
KR970053470A (ko) 반도체소자의 소자분리막 제조방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR960043097A (ko) 반도체 장치의 소자 분리 방법
KR970077208A (ko) 반도체 장치 및 그 제조 방법
KR970053466A (ko) 반도체 소자의 소자분리막 제조 방법
KR970023740A (ko) 층간 접속구조 및 이를 형성하는 방법
KR970024226A (ko) 반도체 메모리소자의 스토리지 전극 형성방법
KR980005466A (ko) 반도체 장치의 금속배선 형성방법
KR960005835A (ko) 반도체 소자의 금속막간 절연 방법
KR940010196A (ko) 반도체장치의 콘택구조 형성방법
KR960026813A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120516

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120516

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000