KR980005309A - 반도체 장치 제조방법 및 그를 위한 레티클 - Google Patents
반도체 장치 제조방법 및 그를 위한 레티클 Download PDFInfo
- Publication number
- KR980005309A KR980005309A KR1019960022989A KR19960022989A KR980005309A KR 980005309 A KR980005309 A KR 980005309A KR 1019960022989 A KR1019960022989 A KR 1019960022989A KR 19960022989 A KR19960022989 A KR 19960022989A KR 980005309 A KR980005309 A KR 980005309A
- Authority
- KR
- South Korea
- Prior art keywords
- protective layer
- layer
- forming
- mask pattern
- reticle
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치 제조 방법에 있어서, 소자가 형성된 하부층 보호를 위한 제1 보호층, 제2 보호층 및 알파 파트클의 발생을 방지하기 위한 유기물층인 제3 보호층을 형성하는 단계; 상기 제3 보호층을 패터닝하는 단계; 상기 제3 보호층에 대하여 큐어링을 수행하는 단계; 및 상기 패턴화된 제3 보호층을 식각장벽으로하여 상기 제1 보호층 및 제2 보호층을 식각하여 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 보호층 형성방법에 관한 것으로, MST 공정에서 질화막과 같은 무기물 보호층 및 유기물 보호층을 형성한 후, 상기 유기물 보호층을 패터닝하기 위한 마스킹 작업 하나만으로 다이렉트 패드 식각이 가능하도록 함으로써, 이에 따른 공정 수의 감소로 생산 비용과 시간을 감소시킬 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제6도는 반도체 소자 제조시 각 지역에 적용되는 본 발명의 일실시예에 따른 반도체 장치 제조 방법 및 그를 위한 레티클의 단면도.
Claims (6)
- 알파 파티클 발생 방지를 위한 유기물 보호층 패턴 형성용 레티클에 있어서, 콘택홀 형성을 위한 마스크 패턴과 상기 콘택홀을 따라 형성될 전도층의 패터닝을 위한 마스크 패턴 사이로 디자인된 제1 마스크 패턴; 프로덕트 다이 패턴의 경계로부터 스크라이브 라인 내부로 소정 거리 이격된 위치에 디자인 된 제2 마스크 패턴; 퓨즈 박스 안쪽으로 소정 거리 이격된 위치에 디자인 된 제3 마스크 패턴을 구비하는 것을 특징으로 하는 알파 파티클 발생 방지를 위한 유리물 보호층 패턴 형성용 레티클.
- 반도체 장치 제조 방법에 있어서, 소자가 형성된 하부층 보호를 위한 제1 보호층, 제2 보호층 및 알파 파티클의 발생을 방지하기 위한 유기물층인 제3 보호층을 형성하는 단계; 상기 제3 보호층을 패터닝하는 단계; 상기 제3 보호층에 대하여 큐어링을 수행하는 단계; 및 상기 패턴화된 제3 보호층을 식각장벽으로하여 상기 제1 보호층 및 제2 보호층을 식각하여 패트를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 보호층 형성방법.
- 제2항에 있어서, 상기 제3 보호층은 PIX층인 것을 특징으로 하는 보호층 형성방법.
- 제2항에 있어서, 상기 제3보호층은 폴리이미드층인 것을 특징으로 하는 보호층 형성방법.
- 제2항에 있어서, 상기 제1 보호층은 PECVD 방식에 의해 형성된 산화막인 것을 특징으로 하는 보호층 형성방법.
- 제2항에 있어서, 상기 제2 보호층은 PECVD 방식에 의해 형성된 질화막인 것을 특징으로 하는 보호층 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022989A KR100373365B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치 제조 방법 및 그를 위한 레티클 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022989A KR100373365B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치 제조 방법 및 그를 위한 레티클 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980005309A true KR980005309A (ko) | 1998-03-30 |
| KR100373365B1 KR100373365B1 (ko) | 2003-05-01 |
Family
ID=37416704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022989A KR100373365B1 (ko) | 1996-06-21 | 1996-06-21 | 반도체 장치 제조 방법 및 그를 위한 레티클 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100373365B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010095001A (ko) * | 2000-03-31 | 2001-11-03 | 마찌다 가쯔히꼬 | 전극 기판, 전극 기판 제조 방법 및 전극 기판을 포함한표시 장치 |
-
1996
- 1996-06-21 KR KR1019960022989A patent/KR100373365B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010095001A (ko) * | 2000-03-31 | 2001-11-03 | 마찌다 가쯔히꼬 | 전극 기판, 전극 기판 제조 방법 및 전극 기판을 포함한표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100373365B1 (ko) | 2003-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950034678A (ko) | 집적 회로내에 전도성 접속부 형성 방법 및, 그 회로내의 전도성 부재 | |
| KR940016513A (ko) | 반도체소자의 저저항 접촉형성방법 | |
| KR910019258A (ko) | 반도체장치 및 그 제조방법 | |
| KR980005309A (ko) | 반도체 장치 제조방법 및 그를 위한 레티클 | |
| KR980006145A (ko) | 반도체장치 및 그 제조방법 | |
| KR960042913A (ko) | 반도체 소자의 평탄화 공정에서의 정렬마크 보호 방법 | |
| KR970051908A (ko) | 보호층 형성을 위한 레티클 및 그를 이용한 보호층 형성 방법 | |
| KR960008978A (ko) | 반도체 소자의 정렬 마크 보호방법 | |
| KR950034415A (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR950021130A (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR970052192A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970067557A (ko) | 반도체소자 제조시의 리페어 수율 향상을 위한 반도체소자 구조 및 이의 제조방법 | |
| KR960035766A (ko) | 반도체 소자의 패턴 형성방법 | |
| KR960042977A (ko) | 반도체 소자 제조시 리페어 키의 손상방지방법 | |
| KR960026635A (ko) | 금속배선 형성방법 | |
| KR960026398A (ko) | 반도체소자의 금속배선 제조방법 | |
| KR960026084A (ko) | 반도체 소자의 측정마크 보호방법 | |
| KR980005543A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| KR960005792A (ko) | 미세 콘택 형성 방법 | |
| KR970023635A (ko) | 반도체장치의 미세패턴 형성방법 | |
| KR970051914A (ko) | 반도체 소자 제조방법 | |
| KR940018930A (ko) | 반도체 소자의 평탄화 방법 | |
| KR970024271A (ko) | 반도체장치의 금속 샐리사이드 형성방법 | |
| KR970067707A (ko) | 반도체 소자의 제조방법 | |
| KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |