KR980006308A - 커패시터의 구조 및 제조방법 - Google Patents

커패시터의 구조 및 제조방법 Download PDF

Info

Publication number
KR980006308A
KR980006308A KR1019960020639A KR19960020639A KR980006308A KR 980006308 A KR980006308 A KR 980006308A KR 1019960020639 A KR1019960020639 A KR 1019960020639A KR 19960020639 A KR19960020639 A KR 19960020639A KR 980006308 A KR980006308 A KR 980006308A
Authority
KR
South Korea
Prior art keywords
insulating
film
flange
insulating film
node
Prior art date
Application number
KR1019960020639A
Other languages
English (en)
Other versions
KR100223865B1 (ko
Inventor
고상기
Original Assignee
문정환
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체 주식회사 filed Critical 문정환
Priority to KR1019960020639A priority Critical patent/KR100223865B1/ko
Priority to US08/742,905 priority patent/US5731949A/en
Priority to DE19703221A priority patent/DE19703221C2/de
Priority to JP9042821A priority patent/JP2827001B2/ja
Publication of KR980006308A publication Critical patent/KR980006308A/ko
Application granted granted Critical
Publication of KR100223865B1 publication Critical patent/KR100223865B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 커패시터에 관한 것으로 특히, 커패시터의구조 및 제조방법에 관한 것이다. 이를 위한 본 발명에 따른 커패시터는 제1트랜치와 제2트랜치를 갖는 기판과, 제1트랜치의 밑면을 따라 기판상의 일정높이까지 연장되어 형성되는 제1바디와 제1바디로부터 일정길이로 연장되어 형성되는 제1프랜지를 갖는 제1 스토리지 노드와, 제2트랜치의 밑면에 따라 제1바디보다 더 높게 연장되어 형성되는 제2바디와 제2바디로부터 일정길이로 연장되어 형성되는 제2프렌지를 갖는 제2스토리지 노드와, 제1, 제2스토리지 노드를 전면에 형성되는 유전체막과 그리고 유전체막상에 형성되는 전극으로 이루어진다. 따라서, 다음과 같은 효과가 있다. 제1, 제2스토리지 노드를 오버랩 되도록 형성함으로써 커패시터의 면적을 크게 확장할 수 있어 고용량 소자에 적합하다.

Description

커패시터의 구조 및 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 4도는 본 발명 제1, 제2실시예에 따른 커패시터의 레이 아웃도

Claims (16)

  1. 제1트랜치와 제2트랜치를 갖는 기판; 상기 제1트랜치의 밑면을 따라 상기 기판상의 일정높이까지 연장되어 형성되는 제1바디와 상기 제1바디로부터 일정길이로 연장되어 형성되는 제1프랜지를 갖는 제1스토리지 노드; 상기 제2트랜치의 밑면에 따라 상기 제1바디보다 더 높게 연장되어 형성되는 제2바디와 상기 제2바디로부터 일정길이로 연장되어 형성되는 제2프랜지를 갖는 제2스토리지 노드; 상기 제1,제2스토리지 노드를 전면에 형성되는 유전체막; 그리고 상기 유전체막상에 형성되는 플레이트 전극이 구비됨을 특징으로 하는 커패시터
  2. 제1항에 잇어서, 제1, 제2프랜지는 팔각형 형태로 형성됨을 특징으로 하는 커패시터
  3. 제1항에 있어서, 제2프랜지는 제1프랜지의상부에 위치되고 제1프랜지의 일정영역이 중첩되도록 형성됨을 특징으로 하는 커패시터.
  4. 반도체 기판; 상기 기판상에 형성되고 제1콘택홀과 제2콘택홀을 갖는 제1절연막; 상기 제1절연막상에 형성되는 제2절연막; 상기 제1콘택홀이 밑면을 따라 상기 제1절연막상의 일정높이까지 연장되어 형성되는 제1바디와 상기 제1바디로부터 일정길이로 연장되어 형성되는 제1프랜지를 갖는 제1스토리지 노드; 상기 제2콘택홀의 밑면을 따라 상기 제1 바디보다 더 높게 연장되어 형성되는 제2 바디와 상기 제2바디로부터 일정길이로 연장되어 형성되는 제2 프랜지와 상기 제2바디와 상기 제2프랜지 사이에 배트영역을 갖는 제2 스토리지 노드; 상기 제1, 제2스토리지 노드를 전면에 형성하는 유전체막; 그리고 상기 유전체막상에 형성되는 플레이트 전극이 구비됨을 특징으로 하는 커패시터.
  5. 제4항에 있어서, 제1, 제2프랜지는 팔각형 형태로 형성됨을 특징으로 하는 커패시터.
  6. 제4항에 있어서, 제2프랜지는 제1프랜지의 상부에 위치되고 제1프랜지의 일정영역이 중첩되도록 형성됨을 특징으로 하는 커패시터.
  7. 반도체 기판; 상기 기판상에 형성되고 제1콘택홀과 제2콘팩홀을 갖는 제1절연막; 상기 제1콘택홀의 밑면을 다라 상기 제1절연막상의 일정높이까지 연장되어 형성되는 제1바디로부터 일정길이로 연장되어 형성되는 제1프랜지와 상기 제1바디와 상기 제1프랜지사이에 밴트영역을 갖는 제1스토리지 노드; 상기 제2콘택홀의 밑면을 따라 상기 제1프랜지 밑면과 동일한 높이로 연장되어 형성되는 제2바디와 상기 제2바디의 상면에서 일정길이 아래인 지점에서 연장되어 형성되는 제2프랜지를 갖는 제2스토리지 노드; 상기 제1,제2스토리지 노드를 전면에 형성하는 유전체막; 그리고 상기 유전체막상에 형성되는 플레이트 전극이 구비됨을 특징으로 하는 커패시터.
  8. 제7항에 있어서, 제1,제2프랜지는 팔각형 형태로 형성됨을 특징으로하는 커패시터.
  9. 제7항에 있어서,제1프랜지는 제2프랜지의 상부에 위치되고 제2프랜지의 일정영역이 중첩되도록 형성됨을 특징으로 하는 커패시터.
  10. 제7항에 있어서, 제2프랜지는 제1스토리지 노드이 제1 바디 상면과 동일한 높이에 형성됨을 특징으로 하는 커패시터.
  11. 반도체 기판을 준비하는 스텝; 상기 기판상에 제1절연막, 제2절연막, 제3절연막 그리고 제1폴리실리콘을 차례로 형성하는 스텝; 상기 제1폴리실리콘을 패터닝하여 제1스토리지 노드영역을 정의하는 스텝; 상기 패터닝된 제1폴리실리콘 및 제3절연막 전면에 제4절연막을 형성하는 스텝; 상기 제4절연막상에 제1감광막을 도포하고 패터닝하여 상기 패터닝된 제1폴리 실리콘상에 제1노드곤택영역을 상기 제3절연막상에 제2노드콘택영역을 정의하는 스텝; 상기 제1감광막을 마스크로 상기 제4절연막, 제1폴리실리콘, 제3, 제2, 제1절연막을 차례로 제거하여 제1노드콘택을 형성하고 제4, 제3, 제2, 제1절연막을 차례로 게거하여 제2노드콘택을 형성하는 스텝; 상기 제1감광을 제거하고 상기 제1, 제2노드콘택 및 제4절연막 전면에 제2폴리실리콘을 형성하는 스텝; 상기 제1, 제2노드 콘택내에 절연물질을 채우는 스텝; 상기 절연물질 및 제2폴리실리콘상에 제2 감광막을 도포하고 패터닝하여 제2스토리지 노드영역을 정의하는 스텝; 상기 패터닝된 제2감광막을 마스크로 제2폴리실리콘, 제4절연막, 절연물질의 일부를 제거하여 상기 제1폴리실리콘의 일부분을 노출시키는 스텝; 상기 제2감광막을 제거하고 상기 남아있는 천연물질, 제4, 제3절연막을 제거하여 제1, 제2스토리지 노드를 형성하는 스텝; 상기 제1, 제2스토리지 노드 전면에 유전막을 형성하는 스텝; 그리고 상기 유전막상에 플레이트 전극을 형성하는 스텝을 구비함을 특징으로 하는 커패시터 제조방법.
  12. 제11항에 있어서, 제1절연막은 ILD막을 제2절연막은 질화막을 제2,제4절연막은 산화막을 사용함을 특징으로 하는 커패시터 제조방법.
  13. 제11항에 있어서, 절연물질은 SOG 물질을 사용함을 특징으로 하는 커패시터 제조방법.
  14. 반도체 기판을 준비하는 스텝; 상기 기판상에 제1절연막, 제2절연막 그리고 제3절연막을 차례로 형성하는 스텝; 상기 제3절연막을 패터닝하여 제2스토리지 노드영역을 정의하는 스텝; 상기 패터닝된 제3절연막 및 제2절연막 전면에 제4절여막을 형성하는 스텝; 상기 제4절연막상에 제1감광막을 도포하고 패터닝하여 상기 패터닝된 제3절연막상에 제2노드 콘택영역을 상기 제2절연막상에 제1노드 콘택영역을 정의하는 스텝; 상기 제1감광막을 마스크로 상기 제4,제3,제2 제1절연막을 차례로 제거하여 제2노드콘택을 형성하고, 제4, 제2 제1절연막을 차례로 제거하여 제1노드콘택을 형성하는 스텝; 상기 제1감광막을 제거하고 상기 제1,제2노드콘택 및 제4절연막 전면에 폴리실리콘을 형성하는 스텝; 상기 제1, 제2노드 콘택내에 절연물질을 채우는 스텝; 상기 절연물질 및 폴리실리콘 상에 제 2전광막을 도포하고 패터닝하여 제 1스토리지 노드 영역을 정의하는 스텝; 상기 패터닝된 제2감광막을 마스크로 폴리실리콘 및 절연물질의 일부를 제거하여 상기 제4절연막의 일부분을 노출시키는 스텝; 상기 제2감광막을 제거하고 상기 남아있는 절연물질, 제4, 제2절연막을 제거하여, 제1, 제2스토리지 노드를 형성하는 스텝; 상기 제1, 제2스토리지 노드 전면에 유전막을 형성하는 스텝; 그리고 상기 유전막상에 플레이트전극을 형성하는 스텝을 구비함을 특징으로 하는 커패시터 제조방법.
  15. 제14항에 있어서, 제1절연막은 ILD막을 제2, 제4절연막은 질화막을 제3절연막은 산화막을 사용함을 특징으로 하는 커패시터 제조방법.
  16. 제14항에 있어서, 절연물질은 SOG물질을 사용함을 특징으로 하는 커패시터 제조방법.
KR1019960020639A 1996-06-10 1996-06-10 커패시터의 구조 및 제조방법 KR100223865B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019960020639A KR100223865B1 (ko) 1996-06-10 1996-06-10 커패시터의 구조 및 제조방법
US08/742,905 US5731949A (en) 1996-06-10 1996-11-01 Structure of capacitor and method of frabricating same
DE19703221A DE19703221C2 (de) 1996-06-10 1997-01-29 Verfahren zur Herstellung einer Kondensatorstruktur
JP9042821A JP2827001B2 (ja) 1996-06-10 1997-02-13 キャパシタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960020639A KR100223865B1 (ko) 1996-06-10 1996-06-10 커패시터의 구조 및 제조방법

Publications (2)

Publication Number Publication Date
KR980006308A true KR980006308A (ko) 1998-03-30
KR100223865B1 KR100223865B1 (ko) 1999-10-15

Family

ID=19461338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960020639A KR100223865B1 (ko) 1996-06-10 1996-06-10 커패시터의 구조 및 제조방법

Country Status (4)

Country Link
US (1) US5731949A (ko)
JP (1) JP2827001B2 (ko)
KR (1) KR100223865B1 (ko)
DE (1) DE19703221C2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077327A (ja) * 1999-09-02 2001-03-23 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US7084449B2 (en) * 2004-06-22 2006-08-01 International Business Machines Corporation Microelectronic element having trench capacitors with different capacitance values

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742271B2 (ja) * 1988-09-30 1998-04-22 株式会社日立製作所 半導体記憶装置及びその製造方法
JPH02285669A (ja) * 1989-04-26 1990-11-22 Sony Corp メモリ装置
KR920001760A (ko) * 1990-06-29 1992-01-30 김광호 디램셀의 적층형 캐패시터 제조방법
JPH04326571A (ja) * 1991-04-26 1992-11-16 Fujitsu Ltd 半導体装置及びその製造方法
JPH04340763A (ja) * 1991-05-17 1992-11-27 Fujitsu Ltd 半導体装置及びその製造方法
JPH0555507A (ja) * 1991-08-22 1993-03-05 Fujitsu Ltd 半導体記憶装置
KR940006681B1 (ko) * 1991-10-12 1994-07-25 금성일렉트론 주식회사 스택트렌치 셀 및 그 제조방법
US5442584A (en) * 1993-09-14 1995-08-15 Goldstar Electron Co., Ltd. Semiconductor memory device and method for fabricating the same dynamic random access memory device construction

Also Published As

Publication number Publication date
JP2827001B2 (ja) 1998-11-18
US5731949A (en) 1998-03-24
KR100223865B1 (ko) 1999-10-15
JPH1012848A (ja) 1998-01-16
DE19703221A1 (de) 1997-12-11
DE19703221C2 (de) 1999-09-09

Similar Documents

Publication Publication Date Title
KR940016805A (ko) 반도체 소자의 적층 캐패시터 제조 방법
KR980006308A (ko) 커패시터의 구조 및 제조방법
KR950007098A (ko) 디램셀 제조방법
KR100382536B1 (ko) 커패시터의구조및제조방법
KR100271786B1 (ko) 반도체 장치의 캐패시터 전극 제조 방법
KR0170570B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR940009617B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR940016766A (ko) 반도체 소자의 캐패시터 제조방법
KR970030807A (ko) 반도체 메모리장치의 커패시터 제조방법
KR940012677A (ko) 반도체 소자의 캐패시터 제조방법
KR940016828A (ko) 반도체 소자의 캐패시터 제조방법
KR970013348A (ko) 반도체장치의 커패시터 제조방법
KR940016786A (ko) 반도체 메모리 장치의 제조 방법
KR970024135A (ko) 반도체 장치의 캐패시터 제조방법
KR970003974A (ko) 자기정렬을 이용한 캐패시터 및 그 제조방법
KR970054081A (ko) 메모리 커패시터 및 그의 제조 방법
KR950025995A (ko) 적층 캐패시터 제조방법
KR980006321A (ko) 디램 소자의 캐패시터 형성방법
KR970067864A (ko) 반도체 기억소자의 캐패시터 형성방법
KR900017086A (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR930006849A (ko) 반도체장치의 마스크패턴 형성방법
KR960002839A (ko) 반도체 기억장치 제조방법
KR950034421A (ko) 반도체소자 제조방법
KR980012526A (ko) 반도체 장치의 커패시터 제조방법
KR980006351A (ko) 반도체소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee