JPH1012848A - キャパシタの構造及び製造方法 - Google Patents
キャパシタの構造及び製造方法Info
- Publication number
- JPH1012848A JPH1012848A JP9042821A JP4282197A JPH1012848A JP H1012848 A JPH1012848 A JP H1012848A JP 9042821 A JP9042821 A JP 9042821A JP 4282197 A JP4282197 A JP 4282197A JP H1012848 A JPH1012848 A JP H1012848A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- node
- insulating
- storage node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 35
- 229920005591 polysilicon Polymers 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000011810 insulating material Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims 6
- 239000011248 coating agent Substances 0.000 claims 2
- 238000000576 coating method Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は高容量デバイスに適するように、キ
ャパシタの面積を大きく拡張させること。 【解決手段】 第１、第２ストレージノードをトレンチ
型とし、その上端部にフランジを形成させ、そのフラン
ジの一部がオーバーラップされるようにした。
ャパシタの面積を大きく拡張させること。 【解決手段】 第１、第２ストレージノードをトレンチ
型とし、その上端部にフランジを形成させ、そのフラン
ジの一部がオーバーラップされるようにした。
Description
【０００１】
【発明が属する技術分野】本発明はキャパシタに関し、
特にキャパシタの構造及び製造方法に関する。
特にキャパシタの構造及び製造方法に関する。
【０００２】
【従来の技術】図面を参照して従来のキャパシタの構造
及び製造方法を説明する。図１は従来の技術によるキャ
パシタのレイアウト図で、図２は図１Ａ−Ａ’線による
構造断面図である。一方向に延びているワードライン１
が複数本ほぼ並行に配置され、そのワードライン１に垂
直の方向に活性領域２が形成され、各ワードライン１間
の各活性領域２にノードコンタクト３が形成されてい
る。キャパシタ４は各ノードコンタクト３に連結されて
活性領域２と同一方向に形成されている。
及び製造方法を説明する。図１は従来の技術によるキャ
パシタのレイアウト図で、図２は図１Ａ−Ａ’線による
構造断面図である。一方向に延びているワードライン１
が複数本ほぼ並行に配置され、そのワードライン１に垂
直の方向に活性領域２が形成され、各ワードライン１間
の各活性領域２にノードコンタクト３が形成されてい
る。キャパシタ４は各ノードコンタクト３に連結されて
活性領域２と同一方向に形成されている。
【０００３】図２に図示されたように、基板５の表面部
には一定間隔で活性領域２が形成されている。その上に
第１絶縁膜６が所定の厚さに形成され、活性領域２を露
出するようにコンタクト孔が形成されている。この第１
絶縁膜６上には第２絶縁膜７が形成されており、コンタ
クト孔は第２絶縁膜７ともつながっている。それぞれの
コンタクト孔の底面から壁に沿って第２絶縁膜７上面の
領域まで延び、その先端部から一定の高さに立ち上がる
ようにストレージノード８が形成されている。そのスト
レージノード８の表面には誘電膜９が設けられており、
誘電膜９の上にプレート電極１０が形成されている。
には一定間隔で活性領域２が形成されている。その上に
第１絶縁膜６が所定の厚さに形成され、活性領域２を露
出するようにコンタクト孔が形成されている。この第１
絶縁膜６上には第２絶縁膜７が形成されており、コンタ
クト孔は第２絶縁膜７ともつながっている。それぞれの
コンタクト孔の底面から壁に沿って第２絶縁膜７上面の
領域まで延び、その先端部から一定の高さに立ち上がる
ようにストレージノード８が形成されている。そのスト
レージノード８の表面には誘電膜９が設けられており、
誘電膜９の上にプレート電極１０が形成されている。
【０００４】図３−図５は図１Ａ−Ａ’線による製造工
程を示す工程断面図である。図３（ａ）に図示されたよ
うに、活性領域２が形成された基板５上に第１絶縁膜
６、第２絶縁膜７、第１感光膜１１を順次に形成し、第
１感光膜１１をパターニングする。そしてパターニング
された第１感光膜１１をマスクに第２絶縁膜７と第１絶
縁膜６を選択的に除去して一定の間隙を有する複数のノ
ードコンタクト孔１２を形成する。
程を示す工程断面図である。図３（ａ）に図示されたよ
うに、活性領域２が形成された基板５上に第１絶縁膜
６、第２絶縁膜７、第１感光膜１１を順次に形成し、第
１感光膜１１をパターニングする。そしてパターニング
された第１感光膜１１をマスクに第２絶縁膜７と第１絶
縁膜６を選択的に除去して一定の間隙を有する複数のノ
ードコンタクト孔１２を形成する。
【０００５】図３（Ｂ−）に図示されたように、第１感
光膜１１を除去してノードコンタクト孔１２を含んだ第
２絶縁膜７全面に第１ポリシリコン１３、第３絶縁膜１
４、第２感光膜１５を順次に形成する。そして第２感光
膜１５をパターニングし、パターニングされた第２感光
膜１５をマスクに第３絶縁膜１４と第１ポリシリコン１
３を選択的に除去して第２絶縁膜７の一領域を露出させ
る。
光膜１１を除去してノードコンタクト孔１２を含んだ第
２絶縁膜７全面に第１ポリシリコン１３、第３絶縁膜１
４、第２感光膜１５を順次に形成する。そして第２感光
膜１５をパターニングし、パターニングされた第２感光
膜１５をマスクに第３絶縁膜１４と第１ポリシリコン１
３を選択的に除去して第２絶縁膜７の一領域を露出させ
る。
【０００６】第２感光膜１５を除去した後、図４（ｃ）
に図示されたように、第３絶縁膜１４を含めて露出され
た第２絶縁膜７全面に第２ポリシリコン１６を形成す
る。そして第２ポリシリコン１６をエッチバック工程で
エッチングして第３絶縁膜１４側面に第２ポリシリコン
１６の側壁スペーサーを形成する。
に図示されたように、第３絶縁膜１４を含めて露出され
た第２絶縁膜７全面に第２ポリシリコン１６を形成す
る。そして第２ポリシリコン１６をエッチバック工程で
エッチングして第３絶縁膜１４側面に第２ポリシリコン
１６の側壁スペーサーを形成する。
【０００７】エッチング工程で、図４（ｄ）に図示され
たように、残っている第３絶縁膜１４を除去して複数の
ストレージノードを形成する。
たように、残っている第３絶縁膜１４を除去して複数の
ストレージノードを形成する。
【０００８】図４（ｅ）に図示されたように、ストレー
ジノード全面に誘電膜９を形成し、誘電膜９上にプレー
ト電極１０を形成してキャパシタを完成する。
ジノード全面に誘電膜９を形成し、誘電膜９上にプレー
ト電極１０を形成してキャパシタを完成する。
【０００９】
【発明が解決しようとする課題】しかし、このような従
来の技術によるキャパシタの構造及び製造方法は下記の
ような問題点がある。キャパシタの面積が小さく形成さ
れてキャパシタの容量が少ないので高容量デバイスに不
利である。本発明はこのような問題点を解決するために
案出したものとして、キャパシタの面積を大きく拡張さ
せることにその目的がある。
来の技術によるキャパシタの構造及び製造方法は下記の
ような問題点がある。キャパシタの面積が小さく形成さ
れてキャパシタの容量が少ないので高容量デバイスに不
利である。本発明はこのような問題点を解決するために
案出したものとして、キャパシタの面積を大きく拡張さ
せることにその目的がある。
【００１０】
【課題を解決するための手段】このような目的を達する
ための本発明によるキャパシタは、第１コンタクト孔と
第２コンタクト孔を有する基板と、第１コンタクト孔の
底面に沿って基板上の一定の高さまで延長されて形成さ
れる第１ボディーと第１ボディーから一定の長さに延長
されて形成される第１フランジを有する第１ストレージ
ノードと、第２コンタクト孔の底面に沿って第１ボディ
ーよりもっと高く延長されて形成される第２ボディーと
第２ボディーから一定の長さに延長されて形成される第
２フランジを有する第２ストレージノードと、第１、第
２ストレージノード全面に形成される誘電体膜と、そし
て誘電体膜上に形成されるプレート電極とから成る。
ための本発明によるキャパシタは、第１コンタクト孔と
第２コンタクト孔を有する基板と、第１コンタクト孔の
底面に沿って基板上の一定の高さまで延長されて形成さ
れる第１ボディーと第１ボディーから一定の長さに延長
されて形成される第１フランジを有する第１ストレージ
ノードと、第２コンタクト孔の底面に沿って第１ボディ
ーよりもっと高く延長されて形成される第２ボディーと
第２ボディーから一定の長さに延長されて形成される第
２フランジを有する第２ストレージノードと、第１、第
２ストレージノード全面に形成される誘電体膜と、そし
て誘電体膜上に形成されるプレート電極とから成る。
【００１１】このとき、第１、第２フランジは８角形の
形態に形成される。そして第２フランジは第１フランジ
の上部に位置され、第１フランジの一定領域が重なるよ
うに形成される。
形態に形成される。そして第２フランジは第１フランジ
の上部に位置され、第１フランジの一定領域が重なるよ
うに形成される。
【００１２】
【発明の実施の形態】前記のような本発明によるキャパ
シタの構造及び製造方法を添付図面を参照してより詳細
に説明すれば次の通りである。図６は本発明の第１、第
２実施形態によるキャパシタのレイアウト図である。図
６に図示されたように、ワードライン２０は一方向に複
数本ほぼ並行に並べて形成されている。図示のようにこ
の実施形態では、ワードラインは縦方向に並べられてい
る。縦横いずれかは単なる説明上の問題にすぎない。こ
のワードライン２０と垂直の方向に活性領域２１が形成
されており、各ワードライン２０の間の活性領域２１に
形成されるノードコンタクト２２が配置されている。第
１、第２キャパシタ２３、２４がノードコンタクト２２
に連結されて形成されている。図示のように、鎖線領域
は第１キャパシタ２３であり、実線領域は第２キャパシ
タ２４である。第１、第２キャパシタ２３、２４は一部
互いにオーバーラップされたフローティング構造を有す
る。
シタの構造及び製造方法を添付図面を参照してより詳細
に説明すれば次の通りである。図６は本発明の第１、第
２実施形態によるキャパシタのレイアウト図である。図
６に図示されたように、ワードライン２０は一方向に複
数本ほぼ並行に並べて形成されている。図示のようにこ
の実施形態では、ワードラインは縦方向に並べられてい
る。縦横いずれかは単なる説明上の問題にすぎない。こ
のワードライン２０と垂直の方向に活性領域２１が形成
されており、各ワードライン２０の間の活性領域２１に
形成されるノードコンタクト２２が配置されている。第
１、第２キャパシタ２３、２４がノードコンタクト２２
に連結されて形成されている。図示のように、鎖線領域
は第１キャパシタ２３であり、実線領域は第２キャパシ
タ２４である。第１、第２キャパシタ２３、２４は一部
互いにオーバーラップされたフローティング構造を有す
る。
【００１３】図７は第１実施形態による図６Ｂ−Ｂ’線
上の構造断面図である。図７に図示されたように、半導
体基板２５の表面部に活性領域２１が形成されていて、
その上に第１絶縁膜２６が所定の厚さに形成されてい
る。その第１絶縁膜２６には第１コンタクト孔と第２コ
ンタクト孔が形成されている。第１絶縁膜２６の上には
さらに第２絶縁膜２７が形成されている。前記二つのコ
ンタクト孔とも第２絶縁膜２７にもつながっている。第
１コンタクト孔の底面から側面に沿い、さらに第２絶縁
膜２７の上まで延びた第１ボディー２８ａとその先端部
にほぼ水平に広がるように形成された第１フランジ２８
ｂとからなる第１ストレージノード２８が第１コンタク
ト孔に設けられている。同様に、第２コンタクト孔の底
面から側面に沿い、前記第１ボディー２８ａの先端部よ
り上側にまで延びた第２ボディー２９ａとその先端から
一定の長さ屈曲部２９ｃを介して水平方向に広がってい
る第２フランジ２９ｂとからなる第２ストレージノード
２９が第２コンタクト孔に設けられている。これらの第
１、第２ストレージノード２８、２９には、活性領域２
１との接触部、第１絶縁膜２６との接触部、並びに第２
絶縁膜２７との接触部を除く全面に誘電体膜３０が形成
され、これらのストレージノード２８、２９の絶縁膜２
７から突出している部分全体を被うようにプレート電極
３１が形成されている。第１、第２フランジ２８ｂ、２
９ｂは８角形の形態に形成される。そして第２フランジ
２９ｂは第１フランジ２８ｂの上側にあって第１フラン
ジ２８ｂの一定領域に重なるように形成される。
上の構造断面図である。図７に図示されたように、半導
体基板２５の表面部に活性領域２１が形成されていて、
その上に第１絶縁膜２６が所定の厚さに形成されてい
る。その第１絶縁膜２６には第１コンタクト孔と第２コ
ンタクト孔が形成されている。第１絶縁膜２６の上には
さらに第２絶縁膜２７が形成されている。前記二つのコ
ンタクト孔とも第２絶縁膜２７にもつながっている。第
１コンタクト孔の底面から側面に沿い、さらに第２絶縁
膜２７の上まで延びた第１ボディー２８ａとその先端部
にほぼ水平に広がるように形成された第１フランジ２８
ｂとからなる第１ストレージノード２８が第１コンタク
ト孔に設けられている。同様に、第２コンタクト孔の底
面から側面に沿い、前記第１ボディー２８ａの先端部よ
り上側にまで延びた第２ボディー２９ａとその先端から
一定の長さ屈曲部２９ｃを介して水平方向に広がってい
る第２フランジ２９ｂとからなる第２ストレージノード
２９が第２コンタクト孔に設けられている。これらの第
１、第２ストレージノード２８、２９には、活性領域２
１との接触部、第１絶縁膜２６との接触部、並びに第２
絶縁膜２７との接触部を除く全面に誘電体膜３０が形成
され、これらのストレージノード２８、２９の絶縁膜２
７から突出している部分全体を被うようにプレート電極
３１が形成されている。第１、第２フランジ２８ｂ、２
９ｂは８角形の形態に形成される。そして第２フランジ
２９ｂは第１フランジ２８ｂの上側にあって第１フラン
ジ２８ｂの一定領域に重なるように形成される。
【００１４】図８−図１０第１実施形態による図４Ｂ−
Ｂ’線の製造工程を示す工程断面図である。図６（ａ）
に図示されたように、活性領域２１が形成された半導体
基板２５上に第１絶縁膜２６、第２絶縁膜２７、第３絶
縁膜３２、そして第１ポリシリコン３３を順次に形成
し、第１ポリシリコン３３をパターニングして第１スト
レージノード領域を定める。このとき、第１絶縁膜２６
はＩＬＤ(Inter Layer Dielectric）膜を、第２絶縁
膜２７は窒化膜を、第３絶縁膜３２は酸化膜を使用す
る。
Ｂ’線の製造工程を示す工程断面図である。図６（ａ）
に図示されたように、活性領域２１が形成された半導体
基板２５上に第１絶縁膜２６、第２絶縁膜２７、第３絶
縁膜３２、そして第１ポリシリコン３３を順次に形成
し、第１ポリシリコン３３をパターニングして第１スト
レージノード領域を定める。このとき、第１絶縁膜２６
はＩＬＤ(Inter Layer Dielectric）膜を、第２絶縁
膜２７は窒化膜を、第３絶縁膜３２は酸化膜を使用す
る。
【００１５】図６（ｂ）に図示されたように、パターニ
ングされた第１ポリシリコン３３及び第３絶縁膜３２の
全面に第４絶縁膜３４を形成し、第４絶縁膜３４上に第
１感光膜３５を塗布する。第４絶縁膜３４は酸化膜とす
る。そして第１感光膜３５をパターニングして第１ポリ
シリコン３３の上側に第１ノードコンタクト領域を決
め、第１ポリシリコン３３を除去した部分の上に第２ノ
ードコンタクト領域を定める。
ングされた第１ポリシリコン３３及び第３絶縁膜３２の
全面に第４絶縁膜３４を形成し、第４絶縁膜３４上に第
１感光膜３５を塗布する。第４絶縁膜３４は酸化膜とす
る。そして第１感光膜３５をパターニングして第１ポリ
シリコン３３の上側に第１ノードコンタクト領域を決
め、第１ポリシリコン３３を除去した部分の上に第２ノ
ードコンタクト領域を定める。
【００１６】図９（ｃ）に図示されたように、第１感光
膜３５をマスクに基板２５の活性領域２１が露出される
ように第４絶縁膜３４、第１ポリシリコン３３、第３、
第２、第１絶縁膜３２、２７、２６を順次除去して第１
ノードコンタクト３６を形成し、同様にして第２ノード
コンタクト３７を形成する。
膜３５をマスクに基板２５の活性領域２１が露出される
ように第４絶縁膜３４、第１ポリシリコン３３、第３、
第２、第１絶縁膜３２、２７、２６を順次除去して第１
ノードコンタクト３６を形成し、同様にして第２ノード
コンタクト３７を形成する。
【００１７】第１感光膜３５を除去して、図９（ｄ）に
図示されたように、第１、第２ノードコンタクト３６、
３７及び第４絶縁膜３４全面に第２ポリシリコン３８を
形成する。そしてＳＯＧ工程で第１、第２ノードコンタ
クト３６、３７内に絶縁物質３９を埋める。この際、絶
縁物質３９はＳＯＧ物質を使用する。
図示されたように、第１、第２ノードコンタクト３６、
３７及び第４絶縁膜３４全面に第２ポリシリコン３８を
形成する。そしてＳＯＧ工程で第１、第２ノードコンタ
クト３６、３７内に絶縁物質３９を埋める。この際、絶
縁物質３９はＳＯＧ物質を使用する。
【００１８】図９（ｅ）に図示されたように、第２ポリ
シリコン３８及び絶縁物質３９の上に第２感光膜４０を
塗布し、第２感光膜４０をパターニングして第２ストレ
ージノード領域を決める。そしてパターニングされた第
２感光膜４０をマスクに第２ポリシリコン３８、第４絶
縁膜３４、絶縁物質３９の一部を除去して第１ポリシリ
コン３８の一部分を露出させる。
シリコン３８及び絶縁物質３９の上に第２感光膜４０を
塗布し、第２感光膜４０をパターニングして第２ストレ
ージノード領域を決める。そしてパターニングされた第
２感光膜４０をマスクに第２ポリシリコン３８、第４絶
縁膜３４、絶縁物質３９の一部を除去して第１ポリシリ
コン３８の一部分を露出させる。
【００１９】図１０（ｆ）に図示されたように、第２感
光膜４０を除去して、残っている絶縁物質３９、第４、
第３絶縁膜３４、３２を除去して第１、第２ストレージ
ノードを形成する。第４絶縁膜３４と第３絶縁膜３２が
ともに除去されるので、ストレージノードはともにフラ
ンジ部を含むその先端部分が第２絶縁膜２７から突出し
ている。
光膜４０を除去して、残っている絶縁物質３９、第４、
第３絶縁膜３４、３２を除去して第１、第２ストレージ
ノードを形成する。第４絶縁膜３４と第３絶縁膜３２が
ともに除去されるので、ストレージノードはともにフラ
ンジ部を含むその先端部分が第２絶縁膜２７から突出し
ている。
【００２０】図１０（ｇ）に図示されたように、第１、
第２ストレージノードの全面に誘電膜３０を形成し、誘
電体膜３０上にプレート電極３１を形成して第１、第２
キャパシタを完成する。
第２ストレージノードの全面に誘電膜３０を形成し、誘
電体膜３０上にプレート電極３１を形成して第１、第２
キャパシタを完成する。
【００２１】図１１は第２実施形態による図６Ｂ−Ｂ’
線上の構造断面図である。半導体基板５５の表面部に一
定の間隔で活性領域５１が形成されている。その基板の
上には第１絶縁膜５６が形成され、その活性領域５１の
部分にそれぞれ第１コンタクト孔と第２コンタクト孔と
が形成されている。第１コンタクト孔の底面と側面とに
沿うとともに、さらに第１絶縁膜５６上側の一定の高さ
まで延び出している第１ボディー５８ａとその先端部か
ら屈曲領域５８ｃを介してほぼ水平に広がっている第１
フランジ５８ｂとからなる第１ストレージノード５８が
第１コンタクト孔に形成されている。一方、第２コンタ
クト孔には、その底面と側面とに沿うとともに、さらに
第１絶縁膜５６上側の一定の高さまで延び出している第
２ボディー５９ａとその先端部からほぼ水平に広がって
いる第２フランジ５９ｂとからなる第２ストレージノー
ド５９が形成されている。これらの第１、第２ストレー
ジノードの表面には誘電体膜６０が形成され、その上に
プレート電極６１が形成されている。第１、第２フラン
ジ５８ｂ、５９ｂは８角形の形態に形成される。第１フ
ランジ５８ｂは第２フランジ５９ｂの上側になるように
形成され、第２フランジ５９ｂの一定領域と重なるよう
に形成される。又、第２フランジ５９ｂは第１ストレー
ジノード５８の第１ボディー５８ａ上面とほぼ同一の高
さに形成される。
線上の構造断面図である。半導体基板５５の表面部に一
定の間隔で活性領域５１が形成されている。その基板の
上には第１絶縁膜５６が形成され、その活性領域５１の
部分にそれぞれ第１コンタクト孔と第２コンタクト孔と
が形成されている。第１コンタクト孔の底面と側面とに
沿うとともに、さらに第１絶縁膜５６上側の一定の高さ
まで延び出している第１ボディー５８ａとその先端部か
ら屈曲領域５８ｃを介してほぼ水平に広がっている第１
フランジ５８ｂとからなる第１ストレージノード５８が
第１コンタクト孔に形成されている。一方、第２コンタ
クト孔には、その底面と側面とに沿うとともに、さらに
第１絶縁膜５６上側の一定の高さまで延び出している第
２ボディー５９ａとその先端部からほぼ水平に広がって
いる第２フランジ５９ｂとからなる第２ストレージノー
ド５９が形成されている。これらの第１、第２ストレー
ジノードの表面には誘電体膜６０が形成され、その上に
プレート電極６１が形成されている。第１、第２フラン
ジ５８ｂ、５９ｂは８角形の形態に形成される。第１フ
ランジ５８ｂは第２フランジ５９ｂの上側になるように
形成され、第２フランジ５９ｂの一定領域と重なるよう
に形成される。又、第２フランジ５９ｂは第１ストレー
ジノード５８の第１ボディー５８ａ上面とほぼ同一の高
さに形成される。
【００２２】図１２−図１４は第２実施形態による図６
Ｂ−Ｂ’線の製造工程を示す工程断面図である。図１２
（ａ）に図示されたように、活性領域５１が形成された
半導体基板５５上に第１絶縁膜５６、第２絶縁膜５７、
第３絶縁膜６２を順次に形成し、第３絶縁膜６２をパタ
ーニングして第２ストレージノード領域を定める。第１
絶縁膜５６はＩＬＤ（Inter Layer Dielectric）膜
を、第２絶縁膜５６は窒化膜を、第３絶縁膜６２は酸化
膜を使用する。
Ｂ−Ｂ’線の製造工程を示す工程断面図である。図１２
（ａ）に図示されたように、活性領域５１が形成された
半導体基板５５上に第１絶縁膜５６、第２絶縁膜５７、
第３絶縁膜６２を順次に形成し、第３絶縁膜６２をパタ
ーニングして第２ストレージノード領域を定める。第１
絶縁膜５６はＩＬＤ（Inter Layer Dielectric）膜
を、第２絶縁膜５６は窒化膜を、第３絶縁膜６２は酸化
膜を使用する。
【００２３】図１２（ｂ）に図示されたように、パター
ニングされた第３絶縁膜６２及び第２絶縁膜５７全面に
第４絶縁膜６４を形成する。第４絶縁膜６４は窒化膜で
形成する。そして第４絶縁膜６４上に第１感光膜６５を
塗布してパターニングして、パターニングされた第３絶
縁膜６２上に第２ノードコンタクト領域を、除去された
第３絶縁膜の部分に第１ノードコンタクト領域を定め
る。
ニングされた第３絶縁膜６２及び第２絶縁膜５７全面に
第４絶縁膜６４を形成する。第４絶縁膜６４は窒化膜で
形成する。そして第４絶縁膜６４上に第１感光膜６５を
塗布してパターニングして、パターニングされた第３絶
縁膜６２上に第２ノードコンタクト領域を、除去された
第３絶縁膜の部分に第１ノードコンタクト領域を定め
る。
【００２４】図１２（ｃ）に図示されたように、第１感
光膜６５をマスクに第４、第３、第２、第１絶縁膜６
４、６２、５７、５６を順次に除去して第２ノードコン
タクト６７を形成し、第４、第２、第１絶縁膜６４、５
７、５６を順次に除去して第１ノードコンタクト６６を
形成する。
光膜６５をマスクに第４、第３、第２、第１絶縁膜６
４、６２、５７、５６を順次に除去して第２ノードコン
タクト６７を形成し、第４、第２、第１絶縁膜６４、５
７、５６を順次に除去して第１ノードコンタクト６６を
形成する。
【００２５】図１３（ｄ）に図示されたように、第１感
光膜６５を除去して、第１、第２ノードコンタクト６
６、６７及び第４絶縁膜６４全面にポリシリコン６３を
形成する。そしてＳＯＧ工程で第１、第２ノードコンタ
クト６６、６７内に絶縁物質６９を埋める。絶縁物質６
９はＳＯＧ物質を使用する。
光膜６５を除去して、第１、第２ノードコンタクト６
６、６７及び第４絶縁膜６４全面にポリシリコン６３を
形成する。そしてＳＯＧ工程で第１、第２ノードコンタ
クト６６、６７内に絶縁物質６９を埋める。絶縁物質６
９はＳＯＧ物質を使用する。
【００２６】図１３（ｅ）に図示されたように、絶縁物
質６９及びポリシリコン６３上に第２感光膜７０を塗布
してパターニングして第１ストレージノード領域を定め
る。そしてパターニングされた第２感光膜７０をマスク
にポリシリコン６３及び絶縁物質６９の一部を除去して
第４絶縁膜６４の一部分を露出させる。
質６９及びポリシリコン６３上に第２感光膜７０を塗布
してパターニングして第１ストレージノード領域を定め
る。そしてパターニングされた第２感光膜７０をマスク
にポリシリコン６３及び絶縁物質６９の一部を除去して
第４絶縁膜６４の一部分を露出させる。
【００２７】図１４（ｆ）に図示されたように、第２感
光膜７０を除去し、さらに絶縁物質６９、第４、第２絶
縁膜６４、５７を除去して第１、第２ストレージノード
を形成する。
光膜７０を除去し、さらに絶縁物質６９、第４、第２絶
縁膜６４、５７を除去して第１、第２ストレージノード
を形成する。
【００２８】図１４（ｇ）に図示されたように、第１、
第２ストレージノードの露出している全面に誘電体膜６
０を形成し、誘電体膜６０上にプレート電極６１を形成
して第１、第２キャパシタを完成する。
第２ストレージノードの露出している全面に誘電体膜６
０を形成し、誘電体膜６０上にプレート電極６１を形成
して第１、第２キャパシタを完成する。
【００２９】
【発明の効果】以上で説明したように、本発明によるキ
ャパシタの構造及び製造方法においては次のような効果
がある。第１、第２ストレージノードをオーバーラップ
されるように形成することによりキャパシタの面積を大
きく拡張することができるので高容量デバイスに適合で
ある。
ャパシタの構造及び製造方法においては次のような効果
がある。第１、第２ストレージノードをオーバーラップ
されるように形成することによりキャパシタの面積を大
きく拡張することができるので高容量デバイスに適合で
ある。
【図１】 従来技術によるキャパシタのレイアウト図で
ある。
ある。
【図２】 図１Ａ−Ａ’線による構造断面図である。
【図３】 図１Ａ−Ａ’線による製造工程を示す工程断
面図である。
面図である。
【図４】 図１Ａ−Ａ’線による製造工程を示す工程断
面図である。
面図である。
【図５】 図１Ａ−Ａ’線による製造工程を示す工程断
面図である。
面図である。
【図６】 本発明第１、第２実施形態によるキャパシタ
のレイアウト図である。
のレイアウト図である。
【図７】 第１実施形態による図６Ｂ−Ｂ’線上の構造
断面図である。
断面図である。
【図８】 第１実施形態による図６Ｂ−Ｂ’線の製造工
程を示す断面図である。
程を示す断面図である。
【図９】 第１実施形態による図６Ｂ−Ｂ’線の製造工
程を示す断面図である。
程を示す断面図である。
【図１０】 第１実施形態による図６Ｂ−Ｂ’線の製造
工程を示す断面図である。
工程を示す断面図である。
【図１１】 第２実施形態による図６Ｂ−Ｂ’線上の構
造断面図である。
造断面図である。
【図１２】 第２実施形態による図６Ｂ−Ｂ’線の製造
工程を示す工程断面図である。
工程を示す工程断面図である。
【図１３】 第２実施形態による図６Ｂ−Ｂ’線の製造
工程を示す工程断面図である。
工程を示す工程断面図である。
【図１４】 第２実施形態による図６Ｂ−Ｂ’線の製造
工程を示す工程断面図である。
工程を示す工程断面図である。
２０ ワードライン ２１、５１ 活性領域 ２２ ノードコンタクト ２３ 第１キャパシタ ２４ 第２キャパシタ ２５、５５ 基板 ２６、５６ 第１絶縁膜 ２７、５７ 第２絶縁膜 ２８、５８ 第１ストレージノード ２９、５９ 第２ストレージノード ３０、６０ 誘電体膜 ３１、６１ プレート電極 ３２、６２ 第３絶縁膜 ３３、６３ 第１ポリシリコン ３４、６４ 第４絶縁膜 ３５、６５ 第１感光膜 ３６、６６ 第１ノードコンタクト ３７、６７ 第２ノードコンタクト ３８ 第２ポリシリコン ３９、６９ 絶縁物質 ４０、７０ 第２感光膜
Claims (7)
- 【請求項１】 基板上の酸化膜に形成させた第１及び第
２コンタクト孔と、 前記第１コンタクト孔の底面と側面とに沿い、先端部が
前記酸化膜から突出して一定の高さまで延びている第１
ボディーとその先端部から基板に平行に広がっている第
１フランジとを有する第１ストレージノードと、 前記第２コンタクト孔の底面と側面とに沿い、先端部が
前記酸化膜から突出して前記第１ボディーの先端より高
い一定の高さまで延びている第２ボディーとその先端部
から基板に平行に広がっている第２フランジとを有する
第２ストレージノードと、 前記第１、第２ストレージノードの表面に形成される誘
電体膜と、 前記誘電体膜上に形成されるプレート電極とを具備する
ことを特徴とするキャパシタ。 - 【請求項２】 第１、第２フランジは８角形の形態に形
成されることを特徴とする請求項１記載のキャパシタ。 - 【請求項３】 第２フランジは第１フランジの上部に位
置されて第１フランジの一定の領域が重なるように形成
されることを特徴とする請求項１記載のキャパシタ。 - 【請求項４】 半導体基板と、 前記基板上に形成されて第１コンタクト孔と第２コンタ
クト孔を有する第１絶縁膜と、 前記第１絶縁膜上に形成される第２絶縁膜と、 前記第１コンタクト孔の底面と側面とに沿い、先端部が
前記酸化膜から突出して一定の高さまで延びている第１
ボディーとその先端部から基板に平行に広がっている第
１フランジとを有する第１ストレージノードと、 前記第２コンタクト孔の底面と側面とに沿い、先端部が
前記酸化膜から突出して前記第１ボディーの先端より高
い一定の高さまで延びている第２ボディーとその先端部
から基板に平行に広がっている第２フランジと前記第２
ボディーと前記第２フランジとの間に屈曲領域を有する
を有する第２ストレージノードと、 前記第１、第２ストレージノード表面に形成される誘電
体膜と、 前記誘電体膜上に形成されるプレート電極と、を具備す
ることを特徴とするキャパシタ。 - 【請求項５】 半導体基板と、 前記基板上に形成されて第１コンタクト孔と第２コンタ
クト孔を有する第１絶縁膜と、 前記第１コンタクト孔の底面と側面とに沿い、先端部が
前記酸化膜から突出して高い一定の高さまで延びている
第１ボディーとその先端部から基板に平行に広がってい
る第１フランジと前記第１ボディーと前記第１フランジ
との間に屈曲領域を有するを有する第１ストレージノー
ドと、 前記第２コンタクト孔の底面と側面とに沿い、先端部が
前記第１フランジの底面と同一の高さまで伸び出してい
る第２ボディーとその第２ボディーの上面から一定の長
さの下方の地点から広がって形成される第２フランジを
有する第２ストレージノードと、 前記第１、第２ストレージノード表面に形成される誘電
体膜と、 前記誘電体膜上に形成されるプレート電極と、を具備す
ることを特徴とするキャパシタ。 - 【請求項６】 半導体基板上に第１絶縁膜、第２絶縁
膜、第３絶縁膜、そして第１ポリシリコンを順次に形成
するステップと、 前記第１ポリシリコンをパターニングして第１ストレー
ジノード領域を定めるステップと、 前記パターニングされた第１ポリシリコン及び第３絶縁
膜全面に第４絶縁膜を形成するステップと、 前記第４絶縁膜上に第１感光膜を塗布してパターニング
して前記パターニングされた第１ポリシリコン上に第１
ノードコンタクト領域を、前記第３絶縁膜上に第２ノー
ドコンタクト領域を定めるステップと、 前記第１感光膜をマスクに前記第４絶縁膜、第１ポリシ
リコン、第３、第２、第１絶縁膜を順次に除去して第１
ノードコンタクトを形成し、第４、第３、第２、第１絶
縁膜を順次に除去して第２ノードコンタクトを形成する
ステップと、 前記第１感光膜を除去して前記第１、第２ノードコンタ
クト及び第４絶縁膜全面に第２ポリシリコンを形成する
ステップと、 前記第１、第２ノードコンタクト内に絶縁物質を埋める
ステップと、 前記絶縁物質及び第２ポリシリコン上に第２感光膜を塗
布してパターニングして第２ストレージノード領域を定
めるステップと、 前記パターニングされた第２感光膜をマスクに第２ポリ
シリコン、第４絶縁膜、絶縁物質の一部を除去して前記
第１ポリシリコンの一部分を露出させるステップと、 前記第２感光膜を除去して前記残っている絶縁物質、第
４、第３絶縁膜を除去して第１、第２ストレージノード
を形成するステップと、 前記第１、第２ストレージノード露出された表面に誘電
体膜を形成するステップと、 前記誘電体膜上にプレート電極を形成するステップと、
を具備することを特徴とするキャパシタ製造方法。 - 【請求項７】 半導体基板上に第１絶縁膜、第２絶縁
膜、そして第３絶縁膜を順次に形成するステップと、 前記第３絶縁膜をパターニングして第２ストレージノー
ド領域を定めるステップと、 前記パターニングされた第３絶縁膜及び第２絶縁膜全面
に第４絶縁膜を形成するステップと、 前記第４絶縁膜上に第１感光膜を塗布してパターニング
して前記パターニングされた第３絶縁膜上に第２ノード
コンタクト領域を、前記第２絶縁膜上に第１ノードコン
タクト領域を定めるステップと、 前記第１感光膜をマスクに前記第４、第３、第２、第１
絶縁膜を順次に除去して第２ノードコンタクトを形成
し、第４、第２、第１絶縁膜を順次に除去して第１ノー
ドコンタクトを形成するステップと、 前記第１感光膜を除去して第１、第２ノードコンタクト
及び第４絶縁膜全面にポリシリコンを形成するステップ
と、 前記第１、第２ノードコンタクト内に絶縁物質を埋める
ステップと、 前記絶縁物質及びポリシリコン上に第２感光膜を塗布し
てパターニングして第１ストレージノード領域を定める
ステップと、 前記パターニングされた第１感光膜をマスクにポリシリ
コン及絶縁物質の一部を除去して前記第４絶縁膜の一部
分を露出させるステップと、 前記第２感光膜を除去して前記残っている絶縁物質、第
４、第２絶縁膜を除去して第１、第２ストレージノード
を形成するステップと、 前記第１、第２ストレージノード全面に誘電膜を形成す
るステップと、 前記誘電膜上にプレート電極を形成するステップと、を
具備することを特徴とするキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20639/1996 | 1996-06-10 | ||
| KR1019960020639A KR100223865B1 (ko) | 1996-06-10 | 1996-06-10 | 커패시터의 구조 및 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012848A true JPH1012848A (ja) | 1998-01-16 |
| JP2827001B2 JP2827001B2 (ja) | 1998-11-18 |
Family
ID=19461338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9042821A Expired - Fee Related JP2827001B2 (ja) | 1996-06-10 | 1997-02-13 | キャパシタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5731949A (ja) |
| JP (1) | JP2827001B2 (ja) |
| KR (1) | KR100223865B1 (ja) |
| DE (1) | DE19703221C2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001077327A (ja) * | 1999-09-02 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
| US7084449B2 (en) * | 2004-06-22 | 2006-08-01 | International Business Machines Corporation | Microelectronic element having trench capacitors with different capacitance values |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294558A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JPH04326571A (ja) * | 1991-04-26 | 1992-11-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04340763A (ja) * | 1991-05-17 | 1992-11-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0555507A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 半導体記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285669A (ja) * | 1989-04-26 | 1990-11-22 | Sony Corp | メモリ装置 |
| KR920001760A (ko) * | 1990-06-29 | 1992-01-30 | 김광호 | 디램셀의 적층형 캐패시터 제조방법 |
| KR940006681B1 (ko) * | 1991-10-12 | 1994-07-25 | 금성일렉트론 주식회사 | 스택트렌치 셀 및 그 제조방법 |
| US5442584A (en) * | 1993-09-14 | 1995-08-15 | Goldstar Electron Co., Ltd. | Semiconductor memory device and method for fabricating the same dynamic random access memory device construction |
-
1996
- 1996-06-10 KR KR1019960020639A patent/KR100223865B1/ko not_active IP Right Cessation
- 1996-11-01 US US08/742,905 patent/US5731949A/en not_active Expired - Lifetime
-
1997
- 1997-01-29 DE DE19703221A patent/DE19703221C2/de not_active Expired - Fee Related
- 1997-02-13 JP JP9042821A patent/JP2827001B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0294558A (ja) * | 1988-09-30 | 1990-04-05 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| JPH04326571A (ja) * | 1991-04-26 | 1992-11-16 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH04340763A (ja) * | 1991-05-17 | 1992-11-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0555507A (ja) * | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100223865B1 (ko) | 1999-10-15 |
| JP2827001B2 (ja) | 1998-11-18 |
| US5731949A (en) | 1998-03-24 |
| KR980006308A (ko) | 1998-03-30 |
| DE19703221A1 (de) | 1997-12-11 |
| DE19703221C2 (de) | 1999-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591930B2 (ja) | 半導体素子のキャパシター製造方法 | |
| JPH01282855A (ja) | 半導体基板上にキャパシタを形成する方法 | |
| JPH05198771A (ja) | 二重リング形スタック型セル構造体の製造方法 | |
| CN113097146B (zh) | 半导体结构的制备方法及半导体结构 | |
| KR960011652B1 (ko) | 스택캐패시터 및 그 제조방법 | |
| KR100309614B1 (ko) | Dram셀용저장캐패시터제조방법 | |
| JP2827001B2 (ja) | キャパシタの製造方法 | |
| JP3125187B2 (ja) | 半導体素子のキャパシタの製造方法 | |
| JPH0831577B2 (ja) | 高集積半導体素子の製造方法 | |
| KR100382536B1 (ko) | 커패시터의구조및제조방법 | |
| KR950000655B1 (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR100236072B1 (ko) | 반도체 소자의 커패시터 구조 및 제조방법 | |
| KR100382537B1 (ko) | 반도체소자의커패시터제조방법 | |
| KR100252852B1 (ko) | 반도체 소자의 커패시터 제조방법 | |
| JPH0621383A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0175005B1 (ko) | 자기정렬을 이용한 캐패시터의 제조방법 | |
| KR0151377B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR20000008095A (ko) | 반도체 소자용 캐패시터 제조 방법 | |
| KR100294696B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR970010773B1 (ko) | 디램(dram) 제조 방법 | |
| KR940009620B1 (ko) | 반도체 셀의 캐패시터 제조방법 | |
| KR100308640B1 (ko) | 코어형트랜치캐패시터및그제조방법 | |
| KR960013634B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100232213B1 (ko) | 커패시터의 제조방법 | |
| KR100190302B1 (ko) | 측벽에 주름을 갖는 이중 실린더 구조의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080918 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090918 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100918 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110918 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |