JPH0621383A - 半導体記憶装置およびその製造方法 - Google Patents
半導体記憶装置およびその製造方法Info
- Publication number
- JPH0621383A JPH0621383A JP4175160A JP17516092A JPH0621383A JP H0621383 A JPH0621383 A JP H0621383A JP 4175160 A JP4175160 A JP 4175160A JP 17516092 A JP17516092 A JP 17516092A JP H0621383 A JPH0621383 A JP H0621383A
- Authority
- JP
- Japan
- Prior art keywords
- light
- irradiation
- node electrode
- semiconductor memory
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 第１目的は、容量部の形成工程数を削減する
ことである。また、第２目的は、パターン面積を小さく
ても十分な容量を得ることである。 【構成】 シリコン基板１にゲート絶縁膜２，ゲート電
極４および拡散領域（図示せず）からなるトランジスタ
を形成した後に、感光性ポリイミド液（図示せず）を全
面に塗布し、この感光性ポリイミド液の所定箇所に感光
用入射光（図示せず）を照射することにより、ノード電
極５ｂを形成する。また、感光用入射光の照射の際に
は、感光用入射光と、シリコン基板１の表面からの感光
用入射光の反射光との間で定在波を形成することによ
り、感光性ポリイミド液の側面に対する照射光に濃淡が
生じさせる。これにより、ノード電極５ｂの側面に複数
の凹凸を形成できる。
ことである。また、第２目的は、パターン面積を小さく
ても十分な容量を得ることである。 【構成】 シリコン基板１にゲート絶縁膜２，ゲート電
極４および拡散領域（図示せず）からなるトランジスタ
を形成した後に、感光性ポリイミド液（図示せず）を全
面に塗布し、この感光性ポリイミド液の所定箇所に感光
用入射光（図示せず）を照射することにより、ノード電
極５ｂを形成する。また、感光用入射光の照射の際に
は、感光用入射光と、シリコン基板１の表面からの感光
用入射光の反射光との間で定在波を形成することによ
り、感光性ポリイミド液の側面に対する照射光に濃淡が
生じさせる。これにより、ノード電極５ｂの側面に複数
の凹凸を形成できる。
Description
【０００１】
【産業上の利用分野】この発明は、絶縁膜を導電性膜で
挟むことにより電気を蓄える構造を有する半導体記憶装
置およびその製造方法に関するものである。
挟むことにより電気を蓄える構造を有する半導体記憶装
置およびその製造方法に関するものである。
【０００２】
【従来の技術】近年、絶縁膜を導電性膜で挟むことによ
り電気を蓄える構造を有する半導体記憶装置は、各種の
電気製品、特にコンピュータの記憶装置として欠かせな
いものとなっている。以下、図面を参照しながら、従来
の半導体記憶装置について説明する。
り電気を蓄える構造を有する半導体記憶装置は、各種の
電気製品、特にコンピュータの記憶装置として欠かせな
いものとなっている。以下、図面を参照しながら、従来
の半導体記憶装置について説明する。
【０００３】図５は、従来の半導体記憶装置の構成を示
す断面図である。図５において、１はシリコン基板、２
はゲート絶縁膜、３はゲート周囲のサイドウォール、４
はゲート電極、５０はノード電極、６はプレート電極、
７はＯＮＯ膜、８は分離絶縁膜である。図５に示すよう
に、シリコン基板１にはゲート絶縁膜２，ゲート電極４
および拡散領域（図示せず）からなるトランジスタが形
成され、所定箇所にはノード電極５０およびプレート電
極６間に、絶縁膜となるＯＮＯ膜７を挟み込んだ容量部
が形成されている。
す断面図である。図５において、１はシリコン基板、２
はゲート絶縁膜、３はゲート周囲のサイドウォール、４
はゲート電極、５０はノード電極、６はプレート電極、
７はＯＮＯ膜、８は分離絶縁膜である。図５に示すよう
に、シリコン基板１にはゲート絶縁膜２，ゲート電極４
および拡散領域（図示せず）からなるトランジスタが形
成され、所定箇所にはノード電極５０およびプレート電
極６間に、絶縁膜となるＯＮＯ膜７を挟み込んだ容量部
が形成されている。
【０００４】このように構成された従来の半導体記憶装
置は、絶縁膜であるＯＮＯ膜７を導電性膜であるノード
電極５０およびプレート電極６で挟み込むことでコンデ
ンサと同様の構造である容量部を形成し、この容量部の
電荷蓄積状態を信号として記憶するものである。次に、
図６を用いて従来の半導体記憶装置の製造方法を説明す
る。
置は、絶縁膜であるＯＮＯ膜７を導電性膜であるノード
電極５０およびプレート電極６で挟み込むことでコンデ
ンサと同様の構造である容量部を形成し、この容量部の
電荷蓄積状態を信号として記憶するものである。次に、
図６を用いて従来の半導体記憶装置の製造方法を説明す
る。
【０００５】図６(a) に示すように、まず、シリコン基
板１に拡散領域（図示せず），ゲート絶縁膜２およびゲ
ート電極４からなるトランジスタと、分離絶縁膜８を形
成した後、全面に、ＬＰ−ＣＶＤ法によりポリシリコン
膜中にリンを含有させたドープトポリシリコン膜９を形
成する。次に、図６(b) に示すように、ドープトポリシ
リコン膜９上の全面に、フォトレジスト１０を塗布した
後に、必要となる部分のみを露光する。
板１に拡散領域（図示せず），ゲート絶縁膜２およびゲ
ート電極４からなるトランジスタと、分離絶縁膜８を形
成した後、全面に、ＬＰ−ＣＶＤ法によりポリシリコン
膜中にリンを含有させたドープトポリシリコン膜９を形
成する。次に、図６(b) に示すように、ドープトポリシ
リコン膜９上の全面に、フォトレジスト１０を塗布した
後に、必要となる部分のみを露光する。
【０００６】次に、図６(c）に示すように、レジスト１
０の不要部分を除去し、残置させたレジスト１０をマス
クとして、ドープトポリシリコン膜９をエッチングした
後、レジストを除去する。これにより、図５に示すノー
ド電極５０を形成する。その後、表面の酸化処理をした
後、Ｓｉ3 Ｎ4 膜をＬＰ−ＣＶＤ法で形成し、再度、酸
化処理することによりＯＮＯ膜７を形成する。
０の不要部分を除去し、残置させたレジスト１０をマス
クとして、ドープトポリシリコン膜９をエッチングした
後、レジストを除去する。これにより、図５に示すノー
ド電極５０を形成する。その後、表面の酸化処理をした
後、Ｓｉ3 Ｎ4 膜をＬＰ−ＣＶＤ法で形成し、再度、酸
化処理することによりＯＮＯ膜７を形成する。
【０００７】そして、ＯＮＯ膜７上の全面に、再度ドー
プトポリシリコン膜を全面に形成し、上述と同様のフォ
トリソグラフィ工程およびエッチング工程により所定箇
所のみにＯＮＯ膜７およびドープトポリシリコン膜を残
置させてプレート電極６を形成する。
プトポリシリコン膜を全面に形成し、上述と同様のフォ
トリソグラフィ工程およびエッチング工程により所定箇
所のみにＯＮＯ膜７およびドープトポリシリコン膜を残
置させてプレート電極６を形成する。
【０００８】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来の半導体記憶装置では、容量部のノ
ード電極５０を形成するのに多くの工程を要し、生産コ
ストの上昇等の問題があった。また、半導体記憶装置の
高性能化のためには、より小さいパターンで長時間電気
信号を記憶し続ける必要であり、そのためには容量部の
パターン面積を小さくしつつ電気容量を大きくする必要
があるが、従来の半導体記憶装置の製造方法では、パタ
ーン面積を小さくするに伴い容量が減るという問題があ
った。
うに構成された従来の半導体記憶装置では、容量部のノ
ード電極５０を形成するのに多くの工程を要し、生産コ
ストの上昇等の問題があった。また、半導体記憶装置の
高性能化のためには、より小さいパターンで長時間電気
信号を記憶し続ける必要であり、そのためには容量部の
パターン面積を小さくしつつ電気容量を大きくする必要
があるが、従来の半導体記憶装置の製造方法では、パタ
ーン面積を小さくするに伴い容量が減るという問題があ
った。
【０００９】したがって、この発明の第１目的は、容量
部の形成工程数を削減できる半導体記憶装置およびその
製造方法を提供することである。また、第２目的は、パ
ターン面積を小さくても十分な容量が得られる半導体記
憶装置およびその製造方法を提供することである。
部の形成工程数を削減できる半導体記憶装置およびその
製造方法を提供することである。また、第２目的は、パ
ターン面積を小さくても十分な容量が得られる半導体記
憶装置およびその製造方法を提供することである。
【００１０】
【課題を解決するための手段】請求項１記載の半導体記
憶装置は、ノード電極が、光照射硬化型または光非照射
硬化型の導電性膜からなる。請求項２記載の半導体記憶
装置の製造方法は、次のようにする。トランジスタを形
成した半導体基板上に光照射硬化型または光非照射硬化
型の液体を塗布する。この塗布した液体の所定領域を光
の照射または非照射により選択的に導電性膜からなるノ
ード電極を形成する。このノード電極上に絶縁膜を形成
する。この絶縁膜上に導電性膜からなるプレート電極を
形成する。
憶装置は、ノード電極が、光照射硬化型または光非照射
硬化型の導電性膜からなる。請求項２記載の半導体記憶
装置の製造方法は、次のようにする。トランジスタを形
成した半導体基板上に光照射硬化型または光非照射硬化
型の液体を塗布する。この塗布した液体の所定領域を光
の照射または非照射により選択的に導電性膜からなるノ
ード電極を形成する。このノード電極上に絶縁膜を形成
する。この絶縁膜上に導電性膜からなるプレート電極を
形成する。
【００１１】請求項３記載の半導体記憶装置は、請求項
１記載の半導体記憶装置において、ノード電極の側面に
凹凸を形成したものである。請求項４記載の半導体記憶
装置の製造方法は、請求項２記載の半導体記憶装置にお
いて、液体に光を照射する際に、この照射光およびこの
照射光による半導体基板からの反射光により定在波を発
生させることによって、ノード電極の側面に凹凸を形成
することを特徴とする。
１記載の半導体記憶装置において、ノード電極の側面に
凹凸を形成したものである。請求項４記載の半導体記憶
装置の製造方法は、請求項２記載の半導体記憶装置にお
いて、液体に光を照射する際に、この照射光およびこの
照射光による半導体基板からの反射光により定在波を発
生させることによって、ノード電極の側面に凹凸を形成
することを特徴とする。
【００１２】請求項５記載の半導体記憶装置は、ノード
電極の表部が、側面に凹凸を有し、光照射硬化型または
光非照射硬化型の導電性膜からなる。請求項６記載の半
導体記憶装置の製造方法は、次のようにする。トランジ
スタを形成した半導体基板上にノード電極の内部となる
第１の導電性膜を形成する。この第１の導電性膜上に光
照射硬化型または光非照射硬化型の硬化する液体を塗布
する。この塗布した液体を光の照射または非照射により
硬化させるとともに、照射光およびこの照射光による半
導体基板からの反射光により定在波を発生させることに
よって、側面に凹凸を有するノード電極の表部となる第
２の導電性膜を形成する。この第２の導電性膜上に絶縁
膜を形成する。この絶縁膜上に導電性膜からなるプレー
ト電極を形成する。
電極の表部が、側面に凹凸を有し、光照射硬化型または
光非照射硬化型の導電性膜からなる。請求項６記載の半
導体記憶装置の製造方法は、次のようにする。トランジ
スタを形成した半導体基板上にノード電極の内部となる
第１の導電性膜を形成する。この第１の導電性膜上に光
照射硬化型または光非照射硬化型の硬化する液体を塗布
する。この塗布した液体を光の照射または非照射により
硬化させるとともに、照射光およびこの照射光による半
導体基板からの反射光により定在波を発生させることに
よって、側面に凹凸を有するノード電極の表部となる第
２の導電性膜を形成する。この第２の導電性膜上に絶縁
膜を形成する。この絶縁膜上に導電性膜からなるプレー
ト電極を形成する。
【００１３】
【作用】請求項１，２，３または４記載の構成によれ
ば、光照射硬化型または光非照射硬化型の液体を塗布
し、この塗布した液体の所定領域を光の照射または非照
射により選択的に硬化させることにより、導電性膜から
なるノード電極を形成する。すなわち、ノード電極を液
体の塗布工程および光の照射工程のみにより形成するこ
とによって、従来と比較してノード電極の形成工程数を
削減することができる。
ば、光照射硬化型または光非照射硬化型の液体を塗布
し、この塗布した液体の所定領域を光の照射または非照
射により選択的に硬化させることにより、導電性膜から
なるノード電極を形成する。すなわち、ノード電極を液
体の塗布工程および光の照射工程のみにより形成するこ
とによって、従来と比較してノード電極の形成工程数を
削減することができる。
【００１４】また、請求項３，４，５または６記載の構
成によれば、液体に光を照射する際に、この照射光およ
びこの照射光による半導体基板からの反射光により定在
波を発生させることにより、ノード電極の側面に凹凸を
形成することによって、従来と比較してノード電極の表
面積を増大させることができる。したがって、従来と比
較してパターン面積が小さくても十分な容量を得ること
ができる。
成によれば、液体に光を照射する際に、この照射光およ
びこの照射光による半導体基板からの反射光により定在
波を発生させることにより、ノード電極の側面に凹凸を
形成することによって、従来と比較してノード電極の表
面積を増大させることができる。したがって、従来と比
較してパターン面積が小さくても十分な容量を得ること
ができる。
【００１５】また、請求項５または６記載の構成によれ
ば、半導体基板上に導電性膜を形成してノード電極の内
部とし、導電性膜上に光照射硬化型または光非照射硬化
型の液体を塗布した後に硬化させてノード電極の表部と
する。すなわち、光照射硬化型または光非照射硬化型の
液体を半導体基板と非接触とすることで、液体に含有さ
れている可能性がある不純物による悪影響をなくすこと
ができる。
ば、半導体基板上に導電性膜を形成してノード電極の内
部とし、導電性膜上に光照射硬化型または光非照射硬化
型の液体を塗布した後に硬化させてノード電極の表部と
する。すなわち、光照射硬化型または光非照射硬化型の
液体を半導体基板と非接触とすることで、液体に含有さ
れている可能性がある不純物による悪影響をなくすこと
ができる。
【００１６】
【実施例】以下、この発明の一実施例の半導体記憶装置
およびその製造方法について、図面を参照しながら説明
する。図１はこの発明の一実施例の半導体記憶装置の構
成を示す断面図である。図１において、１は半導体基
板、２はゲート絶縁膜、３はサイドウォール、４はゲー
ト電極、５ａはノード電極、７は絶縁膜となるＯＮＯ
膜、８は分離絶縁膜である。
およびその製造方法について、図面を参照しながら説明
する。図１はこの発明の一実施例の半導体記憶装置の構
成を示す断面図である。図１において、１は半導体基
板、２はゲート絶縁膜、３はサイドウォール、４はゲー
ト電極、５ａはノード電極、７は絶縁膜となるＯＮＯ
膜、８は分離絶縁膜である。
【００１７】図１に示すように、半導体記憶装置は、シ
リコン基板１にゲート絶縁膜２，ゲート電極４および拡
散領域（図示せず）からなるトランジスタを形成し、ノ
ード電極５ａ上に、ＯＮＯ膜７を介してプレート電極６
を形成したものである。ノード電極５ａは、シリコン基
板１上に塗布した感光性ポリイミド液に光を照射するこ
とにより硬化させた感光性ポリイミド膜からなる。
リコン基板１にゲート絶縁膜２，ゲート電極４および拡
散領域（図示せず）からなるトランジスタを形成し、ノ
ード電極５ａ上に、ＯＮＯ膜７を介してプレート電極６
を形成したものである。ノード電極５ａは、シリコン基
板１上に塗布した感光性ポリイミド液に光を照射するこ
とにより硬化させた感光性ポリイミド膜からなる。
【００１８】また、プレート電極６は、ポリシリコン膜
中にリンを含有させたドープトポリシリコン膜からな
る。次に、半導体記憶装置の製造方法について図面を参
照しながら説明する。図２はこの発明の第１の実施例の
半導体記憶装置の製造方法を示す工程順断面図である。
中にリンを含有させたドープトポリシリコン膜からな
る。次に、半導体記憶装置の製造方法について図面を参
照しながら説明する。図２はこの発明の第１の実施例の
半導体記憶装置の製造方法を示す工程順断面図である。
【００１９】図２(a) に示すように、シリコン基板１
に、不純物拡散領域（図示せず），ゲート絶縁膜２およ
びゲート電極４からなるトランジスタを形成し、ゲート
電極４の表面にサイドウォール３を形成し、シリコン基
板１上に分離絶縁膜８を形成した後に、感光性ポリイミ
ド液２０を全面に塗布する。そして、この感光性ポリイ
ミド液２０の所定箇所に感光用入射光２１を照射する。
この感光性ポリイミド液２０は、光照射硬化型の液体で
あり、感光用入射光２１の照射部分のみが硬化するもの
である。
に、不純物拡散領域（図示せず），ゲート絶縁膜２およ
びゲート電極４からなるトランジスタを形成し、ゲート
電極４の表面にサイドウォール３を形成し、シリコン基
板１上に分離絶縁膜８を形成した後に、感光性ポリイミ
ド液２０を全面に塗布する。そして、この感光性ポリイ
ミド液２０の所定箇所に感光用入射光２１を照射する。
この感光性ポリイミド液２０は、光照射硬化型の液体で
あり、感光用入射光２１の照射部分のみが硬化するもの
である。
【００２０】次に、図２(b) に示すように、感光用入射
光２１の非照射部分を溶剤で洗い流すことにより所定形
状のノード電極５ａを形成する。そして、全面を酸化し
た後にＬＰ−ＣＶＤ法でＳｉ3 Ｎ4 膜を形成し、さらに
全面を酸化することにより、ＯＮＯ膜（図示せず）を形
成した後、全面にドープトポリシリコン膜を形成し、フ
ォトリソ工程およびエッチング工程により所定領域にＯ
ＮＯ膜およびドープトポリシリコン膜を残置させること
により、所定形状のＯＮＯ膜およびプレート電極（図示
せず）を形成する。
光２１の非照射部分を溶剤で洗い流すことにより所定形
状のノード電極５ａを形成する。そして、全面を酸化し
た後にＬＰ−ＣＶＤ法でＳｉ3 Ｎ4 膜を形成し、さらに
全面を酸化することにより、ＯＮＯ膜（図示せず）を形
成した後、全面にドープトポリシリコン膜を形成し、フ
ォトリソ工程およびエッチング工程により所定領域にＯ
ＮＯ膜およびドープトポリシリコン膜を残置させること
により、所定形状のＯＮＯ膜およびプレート電極（図示
せず）を形成する。
【００２１】このように第１の実施例によれば、ノード
電極５ａは、感光性ポリイミド液２０の塗布工程および
感光用入射光２１の照射工程のみで形成することができ
るため、従来と比較して非常に少ない工程数で容量部を
形成することができる。次に、図３はこの発明の第２の
実施例の半導体記憶装置の製造方法を示す工程順断面図
である。
電極５ａは、感光性ポリイミド液２０の塗布工程および
感光用入射光２１の照射工程のみで形成することができ
るため、従来と比較して非常に少ない工程数で容量部を
形成することができる。次に、図３はこの発明の第２の
実施例の半導体記憶装置の製造方法を示す工程順断面図
である。
【００２２】図３(a) に示す工程では、第１の実施例と
同様に、シリコン基板１に、不純物拡散領域（図示せ
ず），ゲート絶縁膜２およびゲート電極４からなるトラ
ンジスタを形成し、ゲート電極４の表面にサイドウォー
ル３を形成し、シリコン基板１上に分離絶縁膜８を形成
する。その後、感光性ポリイミド液（図示せず）を塗布
し、この感光性ポリイミド液の所定箇所に感光用入射光
（図示せず）を照射するのであるが、この際、第２の実
施例では、感光用入射光と、シリコン基板１の表面から
の感光用入射光の反射光との間で定在波を形成する。こ
れにより、感光性ポリイミド液の側面に対する照射光に
濃淡が生じさせるによって、感光性ポリイミド液は、表
面から異なる深さで硬化することとなる。
同様に、シリコン基板１に、不純物拡散領域（図示せ
ず），ゲート絶縁膜２およびゲート電極４からなるトラ
ンジスタを形成し、ゲート電極４の表面にサイドウォー
ル３を形成し、シリコン基板１上に分離絶縁膜８を形成
する。その後、感光性ポリイミド液（図示せず）を塗布
し、この感光性ポリイミド液の所定箇所に感光用入射光
（図示せず）を照射するのであるが、この際、第２の実
施例では、感光用入射光と、シリコン基板１の表面から
の感光用入射光の反射光との間で定在波を形成する。こ
れにより、感光性ポリイミド液の側面に対する照射光に
濃淡が生じさせるによって、感光性ポリイミド液は、表
面から異なる深さで硬化することとなる。
【００２３】その結果、側面に複数の凹凸を有するノー
ド電極５ｂを形成することができる。次に、図３(b) に
示すように、全面を酸化した後にＬＰ−ＣＶＤ法でＳｉ
3 Ｎ 4 膜を形成し、さらに全面を酸化することにより、
ＯＮＯ膜７を形成する。この際、ＯＮＯ膜７は非常に薄
く形成されるため、ＯＮＯ膜７の表面形状は、ノード電
極５ｂの側面の凹凸形状をそのまま転写したものとな
る。
ド電極５ｂを形成することができる。次に、図３(b) に
示すように、全面を酸化した後にＬＰ−ＣＶＤ法でＳｉ
3 Ｎ 4 膜を形成し、さらに全面を酸化することにより、
ＯＮＯ膜７を形成する。この際、ＯＮＯ膜７は非常に薄
く形成されるため、ＯＮＯ膜７の表面形状は、ノード電
極５ｂの側面の凹凸形状をそのまま転写したものとな
る。
【００２４】その後、図３(c）に示すように、全面にド
ープトポリシリコン膜を形成し、フォトリソ工程および
エッチング工程により所定箇所にＯＮＯ膜７およびドー
プトポリシリコン膜を残置させることにより、所定形状
のＯＮＯ膜７およびプレート電極６を形成する。このよ
うに、第２の実施例によれば、ノート電極５ｂは、感光
性ポリイミド液の塗布工程および感光用入射光の照射工
程のみでノード電極５ａを形成することができるため、
従来と比較して非常に少ない工程数で容量部を形成する
ことができる。また、感光用入射光の照射工程の際に、
定在波を生じさせることにより、ノード電極５ｂの側面
には、複数の凹凸を形成することができる。これによ
り、ノード電極５ｂの表面積を増大させることができ
る。したがって、従来と同様のパターン面積でありなが
ら従来よりも大きな容量を有する容量部を形成すること
ができる。
ープトポリシリコン膜を形成し、フォトリソ工程および
エッチング工程により所定箇所にＯＮＯ膜７およびドー
プトポリシリコン膜を残置させることにより、所定形状
のＯＮＯ膜７およびプレート電極６を形成する。このよ
うに、第２の実施例によれば、ノート電極５ｂは、感光
性ポリイミド液の塗布工程および感光用入射光の照射工
程のみでノード電極５ａを形成することができるため、
従来と比較して非常に少ない工程数で容量部を形成する
ことができる。また、感光用入射光の照射工程の際に、
定在波を生じさせることにより、ノード電極５ｂの側面
には、複数の凹凸を形成することができる。これによ
り、ノード電極５ｂの表面積を増大させることができ
る。したがって、従来と同様のパターン面積でありなが
ら従来よりも大きな容量を有する容量部を形成すること
ができる。
【００２５】次に、図４はこの発明の第３の実施例の半
導体記憶装置の製造方法を説明するための工程順断面図
である。図４(a) に示すように、第１の実施例と同様
に、シリコン基板１に、不純物拡散領域（図示せず），
ゲート絶縁膜２およびゲート電極４からなるトランジス
タを形成し、ゲート電極４の表面にサイドウォール３を
形成し、シリコン基板１上に分離絶縁膜８を形成する。
その後、ＬＰ−ＣＶＤ法により全面にドープトポリシリ
コンを堆積させ、フォトリソグラフィ工程およびエッチ
ング工程により、ノート電極形状の第１の導電性膜とな
るドープトポリシリコン膜９ａを残置させる。このドー
プトポリシリコン膜９ａは、ノード電極の内部となる。
その後、全面に、感光性ポリイミド液２０を塗布する。
導体記憶装置の製造方法を説明するための工程順断面図
である。図４(a) に示すように、第１の実施例と同様
に、シリコン基板１に、不純物拡散領域（図示せず），
ゲート絶縁膜２およびゲート電極４からなるトランジス
タを形成し、ゲート電極４の表面にサイドウォール３を
形成し、シリコン基板１上に分離絶縁膜８を形成する。
その後、ＬＰ−ＣＶＤ法により全面にドープトポリシリ
コンを堆積させ、フォトリソグラフィ工程およびエッチ
ング工程により、ノート電極形状の第１の導電性膜とな
るドープトポリシリコン膜９ａを残置させる。このドー
プトポリシリコン膜９ａは、ノード電極の内部となる。
その後、全面に、感光性ポリイミド液２０を塗布する。
【００２６】次に、図４(b) に示すように、ドープトポ
リシリコン膜９ａ上に塗布した感光性ポリイミド液２０
に感光用入射光２１を照射することにより、感光性ポリ
イミド液２０を硬化させる。この際、感光用入射光２１
と、シリコン基板１の表面からの感光用入射光２１の反
射光（図示せず）との間で定在波を形成することで、第
２の導電性膜となる側面に複数の凹凸を有する感光性ポ
リイミド膜２０ａを形成する。この感光性ポリイミド膜
２０ａはノード電極の表部となる。
リシリコン膜９ａ上に塗布した感光性ポリイミド液２０
に感光用入射光２１を照射することにより、感光性ポリ
イミド液２０を硬化させる。この際、感光用入射光２１
と、シリコン基板１の表面からの感光用入射光２１の反
射光（図示せず）との間で定在波を形成することで、第
２の導電性膜となる側面に複数の凹凸を有する感光性ポ
リイミド膜２０ａを形成する。この感光性ポリイミド膜
２０ａはノード電極の表部となる。
【００２７】次に、図４(c）に示すように、感光用入射
光２１の非照射部分を溶剤により除去することにより、
ドープトポリシリコン膜９ａと、側面に複数の凹凸を有
する感光性ポリイミド膜２１ａとからなる所定形状のノ
ード電極５ｃを形成した後、ノード電極５ｃ上に全面を
酸化した後にＬＰ−ＣＶＤ法でＳｉ3 Ｎ4 膜を形成し、
さらに全面を酸化することにより、ＯＮＯ膜７を形成す
る。この際、ＯＮＯ膜７は非常に薄く形成されるため、
ＯＮＯ膜７の表面形状は、ノード電極５ｃの側面の凹凸
形状をそのまま転写したものとなる。
光２１の非照射部分を溶剤により除去することにより、
ドープトポリシリコン膜９ａと、側面に複数の凹凸を有
する感光性ポリイミド膜２１ａとからなる所定形状のノ
ード電極５ｃを形成した後、ノード電極５ｃ上に全面を
酸化した後にＬＰ−ＣＶＤ法でＳｉ3 Ｎ4 膜を形成し、
さらに全面を酸化することにより、ＯＮＯ膜７を形成す
る。この際、ＯＮＯ膜７は非常に薄く形成されるため、
ＯＮＯ膜７の表面形状は、ノード電極５ｃの側面の凹凸
形状をそのまま転写したものとなる。
【００２８】そして、図４(d) に示すように、全面にド
ープトポリシリコンを堆積させ、フォトリソグラフィ工
程およびエッチング工程により所定箇所にＯＮＯ膜７お
よびドープトポリシリコン膜を残置させることにより、
所定形状のＯＮＯ膜７およびプレート電極６を形成す
る。このように第３の実施例によれば、ドープトポリシ
リコン膜９ａに塗布した感光性ポリイミド液２０に感光
用入射光２１を照射する工程の際に、定在波を生じさせ
ることにより、ノード電極５ｃの表面に複数の凹凸を形
成することができる。これにより、ノード電極５ｃの表
面積を増大させることができる。したがって、従来と同
様のパターン面積でありながら従来よりも大きな容量を
有する容量部を形成することができる。
ープトポリシリコンを堆積させ、フォトリソグラフィ工
程およびエッチング工程により所定箇所にＯＮＯ膜７お
よびドープトポリシリコン膜を残置させることにより、
所定形状のＯＮＯ膜７およびプレート電極６を形成す
る。このように第３の実施例によれば、ドープトポリシ
リコン膜９ａに塗布した感光性ポリイミド液２０に感光
用入射光２１を照射する工程の際に、定在波を生じさせ
ることにより、ノード電極５ｃの表面に複数の凹凸を形
成することができる。これにより、ノード電極５ｃの表
面積を増大させることができる。したがって、従来と同
様のパターン面積でありながら従来よりも大きな容量を
有する容量部を形成することができる。
【００２９】また、ノード電極５ｃがシリコン基板１に
接する部分をドープトポリシリコン膜９ａとすることに
より、感光性ポリイミド液２０のポリイミドまたは溶媒
に含有されている可能性がある不純物の悪影響をなくす
ことができる。以上のように、第１および第２の実施例
によれば、感光性ポリイミド液２０をを塗布した後に、
この塗布した感光性ポリイミド液２０の所定領域に感光
用入射光２１を照射して硬化させることにより、ノード
電極５ａ，５ｂを形成する。すなわち、ノード電極５
ａ，５ｂは感光性ポリイミド液２０の塗布工程および感
光用入射光２１の照射工程のみにより形成することによ
って、従来と比較してノード電極５ａ，５ｂの形成工程
数を削減することができる。したがって、従来と比較し
て容量部の形成工程数を削減することができる。
接する部分をドープトポリシリコン膜９ａとすることに
より、感光性ポリイミド液２０のポリイミドまたは溶媒
に含有されている可能性がある不純物の悪影響をなくす
ことができる。以上のように、第１および第２の実施例
によれば、感光性ポリイミド液２０をを塗布した後に、
この塗布した感光性ポリイミド液２０の所定領域に感光
用入射光２１を照射して硬化させることにより、ノード
電極５ａ，５ｂを形成する。すなわち、ノード電極５
ａ，５ｂは感光性ポリイミド液２０の塗布工程および感
光用入射光２１の照射工程のみにより形成することによ
って、従来と比較してノード電極５ａ，５ｂの形成工程
数を削減することができる。したがって、従来と比較し
て容量部の形成工程数を削減することができる。
【００３０】また、第２および第３の実施例によれば、
感光性ポリイミド液２０に感光用入射光２１を照射する
際に、感光用入射光２１および感光用入射光２１による
シリコン基板１からの反射光により定在波を発生させる
ことにより、ノード電極５ｂ，５ｃの側面に凹凸を形成
することによって、従来と比較してノード電極５ｂ，５
ｃの表面積を増大させることができる。したがって、従
来と比較してパターン面積が小さくても十分な容量を得
ることができる。
感光性ポリイミド液２０に感光用入射光２１を照射する
際に、感光用入射光２１および感光用入射光２１による
シリコン基板１からの反射光により定在波を発生させる
ことにより、ノード電極５ｂ，５ｃの側面に凹凸を形成
することによって、従来と比較してノード電極５ｂ，５
ｃの表面積を増大させることができる。したがって、従
来と比較してパターン面積が小さくても十分な容量を得
ることができる。
【００３１】また、第３の実施例の構成によれば、シリ
コン基板１上にドープトポリシリコン膜９ａを形成して
ノード電極５ｃの内部とし、ドープトポリシリコン膜９
ａ上に感光性ポリイミド液２０を塗布した後に硬化させ
てノード電極５ｃの表部とする。すなわち、感光性ポリ
イミド液２０をシリコン基板１と非接触とすることで、
感光性ポリイミド液２０に含有されている可能性がある
不純物による悪影響をなくすことができる。
コン基板１上にドープトポリシリコン膜９ａを形成して
ノード電極５ｃの内部とし、ドープトポリシリコン膜９
ａ上に感光性ポリイミド液２０を塗布した後に硬化させ
てノード電極５ｃの表部とする。すなわち、感光性ポリ
イミド液２０をシリコン基板１と非接触とすることで、
感光性ポリイミド液２０に含有されている可能性がある
不純物による悪影響をなくすことができる。
【００３２】なお、この実施例では、ノード電極５ｃの
一部およびプレート電極６となる導電性膜の材料として
ドープトポリシリコン膜を用いたが、これに限らず、他
の導電性膜を用いても良い。また、この実施例では、絶
縁膜としてＯＮＯ膜７を用いたが、これに限らず、他の
絶縁膜を用いても良い。
一部およびプレート電極６となる導電性膜の材料として
ドープトポリシリコン膜を用いたが、これに限らず、他
の導電性膜を用いても良い。また、この実施例では、絶
縁膜としてＯＮＯ膜７を用いたが、これに限らず、他の
絶縁膜を用いても良い。
【００３３】また、この実施例では、感光性ポリイミド
液２０として、感光用入射光２１の照射部分が硬化し、
非照射部分は溶剤で除去できる光照射硬化型の液体を用
いたが、これに限らず、感光用入射光２１の非照射部分
が硬化し、照射部分を溶剤で除去できる光非照射硬化型
の液体を用いても良い。また、第３の実施例では、ドー
プトポリシリコン膜９ａの表面に塗布した感光性ポリイ
ミド液２０の全面に感光用入射光２１を照射したが、ド
ープトポリシリコン膜９ａの側面に塗布した感光性ポリ
イミド液２０のみに感光用入射光２１を照射すること
で、側面に凹凸を形成しても良く、また、定常波が生じ
た光の照射部分のみの感光性ポリイミドが残置し、非照
射部分の感光性ポリイミドは除去できるような光強度の
感光用入射光により全面を照射しても良い。
液２０として、感光用入射光２１の照射部分が硬化し、
非照射部分は溶剤で除去できる光照射硬化型の液体を用
いたが、これに限らず、感光用入射光２１の非照射部分
が硬化し、照射部分を溶剤で除去できる光非照射硬化型
の液体を用いても良い。また、第３の実施例では、ドー
プトポリシリコン膜９ａの表面に塗布した感光性ポリイ
ミド液２０の全面に感光用入射光２１を照射したが、ド
ープトポリシリコン膜９ａの側面に塗布した感光性ポリ
イミド液２０のみに感光用入射光２１を照射すること
で、側面に凹凸を形成しても良く、また、定常波が生じ
た光の照射部分のみの感光性ポリイミドが残置し、非照
射部分の感光性ポリイミドは除去できるような光強度の
感光用入射光により全面を照射しても良い。
【００３４】
【発明の効果】請求項１，２，３または４記載の半導体
記憶装置およびその製造方法によれば、ノード電極は、
光照射硬化型または光非照射硬化型の液体を塗布し、こ
の塗布した液体の所定領域を光の照射または非照射によ
り選択的に硬化させることにより形成したものである。
すなわち、ノード電極は、液体の塗布工程および光の照
射工程のみにより形成できるため、従来と比較してノー
ド電極の形成工程数を削減することができる。したがっ
て、従来と比較して容量部の形成工程数を削減すること
ができる。
記憶装置およびその製造方法によれば、ノード電極は、
光照射硬化型または光非照射硬化型の液体を塗布し、こ
の塗布した液体の所定領域を光の照射または非照射によ
り選択的に硬化させることにより形成したものである。
すなわち、ノード電極は、液体の塗布工程および光の照
射工程のみにより形成できるため、従来と比較してノー
ド電極の形成工程数を削減することができる。したがっ
て、従来と比較して容量部の形成工程数を削減すること
ができる。
【００３５】また、請求項３，４，５または６記載の半
導体記憶装置およびその製造方法によれば、液体に光を
照射する際に、この照射光およびこの照射光による半導
体基板からの反射光により定在波を発生させることによ
り、ノード電極の側面に凹凸を形成することによって、
従来と比較してノード電極の表面積を増大させることが
できる。したがって、従来と比較してパターン面積が小
さくても十分な容量を得ることができる。
導体記憶装置およびその製造方法によれば、液体に光を
照射する際に、この照射光およびこの照射光による半導
体基板からの反射光により定在波を発生させることによ
り、ノード電極の側面に凹凸を形成することによって、
従来と比較してノード電極の表面積を増大させることが
できる。したがって、従来と比較してパターン面積が小
さくても十分な容量を得ることができる。
【００３６】また、請求項５または６記載の半導体記憶
装置およびその製造方法によれば、半導体基板上に導電
性膜を形成してノード電極の内部とし、導電性膜上に光
照射硬化型または光非照射硬化型の液体を塗布した後に
硬化させてノード電極の表部とする。すなわち、光照射
硬化型または光非照射硬化型の液体を半導体基板と非接
触とすることで、液体に含有されている可能性がある不
純物による悪影響をなくすことができる。
装置およびその製造方法によれば、半導体基板上に導電
性膜を形成してノード電極の内部とし、導電性膜上に光
照射硬化型または光非照射硬化型の液体を塗布した後に
硬化させてノード電極の表部とする。すなわち、光照射
硬化型または光非照射硬化型の液体を半導体基板と非接
触とすることで、液体に含有されている可能性がある不
純物による悪影響をなくすことができる。
【図１】この発明の一実施例の半導体記憶装置の構成を
示す断面図である。
示す断面図である。
【図２】この発明の第１の実施例の半導体記憶装置の製
造方法を示す工程順断面図である。
造方法を示す工程順断面図である。
【図３】この発明の第２の実施例の半導体記憶装置の製
造方法を示す工程順断面図である。
造方法を示す工程順断面図である。
【図４】この発明の第３の実施例の半導体記憶装置の製
造方法を説明するための工程順断面図である。
造方法を説明するための工程順断面図である。
【図５】従来の半導体記憶装置の構成を示す断面図であ
る。
る。
【図６】従来の半導体記憶装置の製造方法を説明するた
めの工程順断面図である。
めの工程順断面図である。
１ シリコン基板（半導体基板） 5a ノード電極 5b ノード電極 5c ノード電極 ６ プレート電極 ７ ＯＮＯ膜（絶縁膜） 9a ドープトポリシリコン膜（第１の導電性膜） 20 感光性ポリイミド液（液体） 21 感光用入射光（光） 20a 感光性ポリイミド膜（第２の導電性膜）
Claims (6)
- 【請求項１】 導電性膜からなるノード電極上に、絶縁
膜を介して導電性膜からなるプレート電極を形成した容
量部を有する半導体記憶装置であって、 前記ノード電極が、光照射硬化型または光非照射硬化型
の導電性膜であることを特徴とする半導体記憶装置。 - 【請求項２】 トランジスタを形成した半導体基板上に
光照射硬化型または光非照射硬化型の液体を塗布する工
程と、 この塗布した液体の所定領域を光の照射または非照射に
より選択的に導電性膜からなるノード電極を形成する工
程と、 このノード電極上に絶縁膜を形成する工程と、 この絶縁膜上に導電性膜からなるプレート電極を形成す
る工程とを含む半導体記憶装置の製造方法。 - 【請求項３】 ノード電極の側面に凹凸を形成した請求
項１記載の半導体記憶装置。 - 【請求項４】 液体に光を照射する際に、この照射光お
よびこの照射光による半導体基板からの反射光により定
在波を発生させることによって、ノード電極の側面に凹
凸を形成することを特徴とする請求項２記載の半導体記
憶装置の製造方法。 - 【請求項５】 導電性膜からなるノード電極上に、絶縁
膜を介して導電性膜からなるプレート電極を形成した容
量部を有する半導体記憶装置であって、 前記ノード電極の表部が、側面に凹凸を有し、光照射硬
化型または光非照射硬化型の導電性膜であることを特徴
とする半導体記憶装置。 - 【請求項６】 トランジスタを形成した半導体基板上に
ノード電極の内部となる第１の導電性膜を形成する工程
と、 この第１の導電性膜上に光照射硬化型または光非照射硬
化型の硬化する液体を塗布する工程と、 この塗布した液体を光の照射または非照射により硬化さ
せるとともに、照射光およびこの照射光による前記半導
体基板からの反射光により定在波を発生させることによ
って、側面に凹凸を有するノード電極の表部となる第２
の導電性膜を形成する工程と、 この第２の導電性膜上に絶縁膜を形成する工程と、 この絶縁膜上に導電性膜からなるプレート電極を形成す
る工程とを含む半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175160A JPH0621383A (ja) | 1992-07-02 | 1992-07-02 | 半導体記憶装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175160A JPH0621383A (ja) | 1992-07-02 | 1992-07-02 | 半導体記憶装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621383A true JPH0621383A (ja) | 1994-01-28 |
Family
ID=15991315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175160A Pending JPH0621383A (ja) | 1992-07-02 | 1992-07-02 | 半導体記憶装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621383A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5811903A (en) * | 1995-09-26 | 1998-09-22 | Sankyo Seiki Mfg. Co., Ltd. | Motor |
| US6166889A (en) * | 1997-05-21 | 2000-12-26 | Nec Corporation | Floppy disk device |
| US6317287B1 (en) | 1995-04-07 | 2001-11-13 | Copal Company Limited | Motor with output shaft having lead screw portion and pre-load generating mechanism |
-
1992
- 1992-07-02 JP JP4175160A patent/JPH0621383A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6317287B1 (en) | 1995-04-07 | 2001-11-13 | Copal Company Limited | Motor with output shaft having lead screw portion and pre-load generating mechanism |
| US5811903A (en) * | 1995-09-26 | 1998-09-22 | Sankyo Seiki Mfg. Co., Ltd. | Motor |
| US6166889A (en) * | 1997-05-21 | 2000-12-26 | Nec Corporation | Floppy disk device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020039839A (ko) | 반도체 소자의 제조방법 | |
| US5922516A (en) | Bi-layer silylation process | |
| JP3261435B2 (ja) | 周辺回路内にトランジスタを形成する方法 | |
| JPH0621383A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH07130631A (ja) | パターン形成方法及びそれを利用した半導体記憶装置の製造方法 | |
| JPH0831577B2 (ja) | 高集積半導体素子の製造方法 | |
| KR100246804B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR100275934B1 (ko) | 반도체장치의 미세도전라인 형성방법 | |
| KR100313957B1 (ko) | 커패시터 제조방법 | |
| KR0142662B1 (ko) | 광간섭 무늬를 이용한 캐패시터의 전하저장전극 형성방법 | |
| KR960006717B1 (ko) | 디램셀의 저장전극 제조방법 | |
| JP2655371B2 (ja) | 半導体装置のマスクパターン形成方法 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| JP2827001B2 (ja) | キャパシタの製造方法 | |
| KR100298426B1 (ko) | 반도체메모리장치의제조방법 | |
| KR100557923B1 (ko) | 반도체 메모리 소자의 제조방법 | |
| KR100246467B1 (ko) | 위상반전마스크의 사이드 로브를 이용하는 반도체 소자의 캐패시터 제조방법 | |
| KR100273684B1 (ko) | 높은커플링을 갖는 비휘발성 메모리 소자 제조방법 | |
| KR0147266B1 (ko) | 반도체 캐패시터의 제조방법 | |
| KR100382537B1 (ko) | 반도체소자의커패시터제조방법 | |
| JPS62165329A (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100277875B1 (ko) | 커패시터 제조방법 | |
| KR20000007539A (ko) | 반도체 장치의 제조 방법 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| KR100382536B1 (ko) | 커패시터의구조및제조방법 |