JPH01282855A - 半導体基板上にキャパシタを形成する方法 - Google Patents

半導体基板上にキャパシタを形成する方法

Info

Publication number
JPH01282855A
JPH01282855A JP63112941A JP11294188A JPH01282855A JP H01282855 A JPH01282855 A JP H01282855A JP 63112941 A JP63112941 A JP 63112941A JP 11294188 A JP11294188 A JP 11294188A JP H01282855 A JPH01282855 A JP H01282855A
Authority
JP
Japan
Prior art keywords
groove
forming
layer
photoresist
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63112941A
Other languages
English (en)
Inventor
Yukimichi Kanedaki
金滝　行道
Yasuo Kinoshita
靖夫 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63112941A priority Critical patent/JPH01282855A/ja
Priority to US07/342,070 priority patent/US4906590A/en
Publication of JPH01282855A publication Critical patent/JPH01282855A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関し、特にキャパシタ
の形成方法に関するものである。
［従来の技術］ 今日の典型的なダイナミックメモリ装置において、各メ
モリセルは１つのストレージキャパシタと１つの絶縁ゲ
ート型電界効果トランジスタからなっている。そのキャ
パシタは情報としての電荷を蓄え、トランジスタはキャ
パシタとビット線との間のトランスファゲートとして働
く。
キャパシタが電荷を蓄えているか否かを確実に判断して
ソフトエラー率を下げるｆこめには、キャパシタの容量
Ｃが大きいことが望ましい。キャパシタの容量はＣ−ε
ｓ　／　ｔで表わされる。ここで、εは絶縁膜の誘電率
、Ｓはキャパシタ電極の面積、ｔは絶縁膜の厚さを表わ
している。
一方、メモリ装置の高集積化のためには、キャパシタが
半導体チップ上で占める平面積を小さくすることが望ま
れる。そして、キャパシタ？ｌｌｔ面積Ｓの減少にかか
わらず十分な容量Ｃを確保しようとして、絶縁膜の厚さ
ｔが薄くされる。しかし、確実な絶縁性の観点から、絶
縁膜の薄さには成る限界がある。
そこで、キャパシタの占める平面積の減少にかかわらず
十分な実効電極面積Ｓを確保しようとして、トレンチ（
溝）型キャパシタが利用される。
しかし、長いエツチング時間やエツチングマスクの耐久
性の観点から、トレンチの深さにも限界がある。そこで
、最近、特開昭６０−１７３８７１はトレンチの側壁に
複数の窪みを有するキャパシタとその形成方法を開示し
た。
第４図は特開昭６０−１７３８７１に開示されたメモリ
セルの垂直断面図である。この図において、Ｐ型シリコ
ン基板１上の分離酸化膜２によって包囲された領域内に
、１つのトランジスタと１つのキャパシタが形成されて
いる。キャパシタはシリコン酸化物のキャパシタ絶縁膜
４とポリシリコンのキャパシタ電極６を含んでいる。ト
ランジスタはＮ型のソース領域８ａ、Ｎ型のドレイン領
域８ｂ、ポリシリコンのゲート電極７ａ、およびシリコ
ン酸化物のゲート絶縁膜５を含んでいる。
ドレイン８ｂはビット線（図示せず）に接続され、ゲー
ト電極７ａは絶縁層９に開けられたコンタクトホールを
介してアルミニウムなどのワード線７ｂに接続されてい
る。また、キャパシタはトレンチ領域を含んでおり、ト
レンチの側壁は複数の窪み１０を有している。したがっ
て、このキャパシタは基板１上で小さな平面積を占める
だけであるが、大きな実効電極面積を有している。
第５Ａ図ないし第５Ｌ図は、このようなキャパシタの形
成過程を図解している。
第５Ａ図を参照して、Ｐ型シリコン基板１上に通常の選
択酸化によって厚い分離酸化膜２が形成される。その後
、基板表面は気相成長によるシリコン酸化膜３によって
覆われる。シリコン酸化膜３にはフォトエツチングによ
って開口が設けられ、その開口を介して異方性エツチン
グによって基板１内に溝１１が形成される。この異方性
エツチングは、たとえばｃｃｉ４ガスを用いた反応性イ
オンエツチングによって達成し得る。
第５Ｂ図を参照して、溝１１内の表面上に酸化膜４を形
成する。
第５Ｃ図を参照して、溝１１の底面の酸化膜４を異方性
エツチングで除去する。この異方性エツチングは、たと
えばＣＦ、＋Ｈ２ガスを用いる反応性イオンエツチング
で行なうことができる。
第５Ｄ図を参照して、酸化膜４の除去された溝１１の底
部を等方性エツチングによって拡げ、横方向の窪み１０
を形成する。この等方性エツチングは、たとえばＣＦ、
　＋０２ガスを用いたプラズマエツチングによって達成
し得る。
第５Ｅ図を参照して、溝１１の拡げられた底部を酸化膜
４によって覆う。
第５Ｆ図を参照して、溝１１の底面を再び異方性エツチ
ングによって掘り下げる。
第５Ｇ図を参照して、溝１１のさらに掘り下げられた部
分の表面が酸化膜４によって覆われる。
第５Ｈ図を参照して、溝１１の底面において、再度異方
性エツチングによって酸化膜が除去される。
第５■図を参照して、酸化膜４の除去された溝１１の底
部を等方性エツチングによって拡げ、２つ目の横方向の
窪み１０を形成する。
第５Ｊ図を参照して、溝１１の拡げられた底部を酸化膜
４によって覆う。
以上のような過程を繰返して、第５に図に示されている
ように３つ目の横方向の窪み１０が形成される。
最後に、酸化膜のマスク３を除去し、その後に溝１１の
底部と基板１の上表面を酸化膜４で覆う。
これによって、第５Ｌ図に示されているように、側壁に
複数の窪み１０を有しかつ酸化膜で覆われた溝１１が完
成する。以後は、周知の方法によって、第４図に示され
たようなトレンチ型キャパシタを有するメモリセルが形
成され得る。
［発明が解決しようとする課題］ 上述のように、溝の側壁に複数の窪みを有するトレンチ
型キャパシタを形成するための先行技術による方法は、
非常に複雑で多数の工程を必要とし、製造コストを非常
に高価なものにする。
このような先行技術の課題に鑑み、本発明の目的は、溝
の側壁に複数の窪みを有するトレンチ型キャパシタを容
易かつ安価に形成する方法を提供することである。
［課題を解決するための手段コ 本発明による半導体基板上にキャパシタを形成する方法
は、−主面を有する半導体基板を用意する工程と、開口
を有するマスク層をその主面上に形成する工程と、開口
を介して異方性エツチングによって基板内に底面と側壁
を有する溝を形成する工程と、溝をフォトレジスト層で
埋める工程と、溝の底面に向けられた入射光と溝の底面
からの反射光との干渉によって生じる光強度の定在波で
溝内のフォトレジスト層を露光する工程と、光強度の定
在波によって露光されたフォトレジスト層を現像して溝
の側壁の深さ方向に沿って周期的なフォトレジスト部分
を残す工程と、周期的に残されたフォトレジスト層をマ
スクとして溝の側壁をエツチングすることによって溝の
側壁に周期的な窪みを形成する工程と、周期的に残され
たフォトレジスト部分を除去して溝の側壁と底面に絶縁
層を形成する工程と溝の側壁と底面に形成された絶縁層
上に導電性物質層を形成する工程とを含む。
［作用］ 本発明の方法によれば、溝をフォトレジスト層で埋め、
溝の底面に向けられた入射光と溝の底面からの反射光の
干渉によって生じる光強度の定在波で溝内のフォトレジ
スト層を露光し、露光されたフォトレジスト層を現像し
て溝の側壁の深さ方向に沿って周期的にフォトレジスト
部分を残すようにしたので、周期的に残されたフォトレ
ジスト部分をマスクとして溝の側壁をエツチングするこ
とによって、溝の側壁に周期的な窪みを容易に形成する
ことができる。
［発明の実施例コ フォトレジスト層内への入射光とフォトレジスト層の底
面からの反射光との干渉による光強度の定在波の露光効
果はＦ、Ｈ，Ｄｉｌｌ達によって調べられた（ＩＥＥＥ
　　ＴＲＡＮＳＡＣＴＩＯＮＳ　　ＯＮ　　ＥＬＥＣＴ
ＲＯＮ　　ＤＥＶＩＣＥＳ。
ＶＯＬ、ＥＤ−２２，１９７５，ＰＰ、４５６−４６４
参照）。
第３Ａ図を参照して、シリコン基板２１上に厚さ６０ｎ
ｍの５ｉ０２層２２が形成されており、その上にＡ２１
３５０Ｊポジテイブレジスト（シブレイ社製）の層２３
が５８４ｎｍの厚さで塗布されている。第３Ａ図中の矢
印で示されているようにフォトレジスト層２３内へ波長
４３５．８Ｌｍの光を入射させれば、レジスト層の底面
からの反射光との干渉によって、第３Ｂ図に示されてい
るようにレジスト層２３の深さ方向に沿って光強度の定
在波が生じる。公称１μｍの幅を有する光によって線状
に露光されたレジスト層２３を１対１のＡＺ現像液と水
で２０℃において８５秒間現像した場合、その線に直交
する断面において残存するレジスト層の形状は、第３Ｃ
図に示されているように、レジスト層の厚さ方向に沿っ
て周期的な窪みを有している。
第１Ａ図ないし第１Ｄ図は、本発明の一実施例によるキ
ャパシタの形成過程を概略的に図解している。
第１Ａ図を参照して、シリコン基板１上に通常の選択酸
化によって厚い分離酸化膜２が形成される。その後、基
板表面は気相成長によるシリコン酸化ｌｌｌ３によって
覆われる。シリコン酸化膜３にはフォトエツチングによ
って開口が設けられ、その開口を介して異方性エツチン
グによって基板１内に溝１１が形成される。この異方性
エツチングは、たとえばＣＣｆＬ４ガスを用いた反応性
イオンエツチングによって達成し得る。
第１Ｂ図を参照して、溝１１はフォトレジスト層１２ａ
によって埋められる。そして、矢印で示されているよう
な光を溝１１内に照射し、溝の底面からの反射光との干
渉による光強度の定在波によって、溝１１内のフォトレ
ジスト層１２ａを露光する。
第１Ｃ図を参照して、露光されたフォトレジスト層１２
ａを現像し、溝１１の側壁に沿ってフォトレジストの部
分１２ｂが周期的に残される。言い代えれば、現像時間
などを適切に調節することによって、溝１１の側壁をフ
ォトレジストの部分１２ｂから周期的に露出させること
ができる。この状態で溝１１の側壁をたとえばＣＦ４＋
Ｏ□ガスを用いてドライエツチングすることによって、
溝１１の側壁に周期的な複数の窪みを形成することがで
きる。
最後に、フォトレジスト部分１２ｂを例えばプラズマア
ッシャ−で除去するとともに酸化物マスク層３を除去し
、溝１１の内部と基板１の上表面を酸化膜４で覆う。こ
れによって、第１Ｄ図に示されているように、側壁に複
数の窪み１０を有しかつ酸化膜４で覆われた溝１１が完
成する。
以後は、周知の方法によって、第２図に示されたような
トレンチ型キャパシタを有するメモリセルが形成され得
る。第２図のメモリセルは、キャパシタが本発明の方法
によって形成されたことを除けば、第４図のメモリセル
と同様である。
［発明の効果］ 以上のように、本発明の方法によれば、溝をフォトレジ
スト層で埋め、溝の底面に向けられた入射光と溝の底面
から反射光との干渉によって生じる光強度の定在波で溝
内のフォトレジスト層を露光し、露光されたフォトレジ
スト層を現像して溝の側壁の深さ方向に沿って周期的に
フォトレジスト部分を残すようにしたので、周期的に残
されたフォトレジスト部分をマスクとして溝の側壁をエ
ツチングすることによって、溝の側壁に周期的な窪みを
容易に形成することができる。
【図面の簡単な説明】
第１八図ないし第１Ｄ図は、本発明の一実施例によるキ
ャパシタの形成過程を説明する概略的な断面図である。 第２図は、本発明によって形成されたキャパシタを有す
るメモリセルの断面図である。 第３Ａ図は、フォトレジスト層への光の照射を示す断面
図である。 第３Ｂ図は、フォトレジスト層内の光強度の定在波を示
すグラフである。 第３Ｃ図は、フォトレジスト層内における光強度の定在
波による露光効果を示すグラフである。 第４図は、先行技術による方法によって形成されたメモ
リセルを示す断面図である。 第５Ａ図ないし第５Ｌ図は、先行技術によるトレンチ型
キャパシタの形成方法を示す断面図である。 図において、１はシリコン基板、２は分離酸化膜、３は
酸化物マスク層、４はキャパシタ絶縁膜、５はゲート絶
縁膜、６はキャパシタ電極、７ａはゲート電極、７ｂは
ワード線、８ａはソース領域、８ｂはドレイン領域、９
は絶縁層、１０は窪み、１１は溝、１２ａはフォトレジ
スト層、１２ｂはフォトレジスト部分を示す。 なお、各図において、同一符号は同一内容または相当部
分を示す。

Claims (1)

  1. 【特許請求の範囲】 一主面を有する半導体基板を用意する工程と、開口を有
    するマスク層を前記主面上に形成する工程と、 前記開口を介して異方性エッチングによって前記基板内
    に底面と側壁を有する溝を形成する工程と、 前記溝をフォトレジスト層で埋める工程と、前記溝の底
    面に向けられた入射光と前記溝の底面からの反射光との
    干渉によって生じる光強度の定在波で前記溝内のフォト
    レジスト層を露光する工程と、 前記光強度の定在波によって露光された前記フォトレジ
    スト層を現像して、前記溝の側壁の深さ方向に沿って周
    期的なフォトレジスト部分を残す工程と、 前記周期的に残されたフォトレジスト部分をマスクとし
    て前記溝の側壁をエッチングすることによって、前記溝
    の側壁に周期的な窪みを形成する工程と、 前記周期的に残されたフォトレジスト部分を除去して前
    記溝の側壁と底面に絶縁層を形成する工程と、 前記溝の側壁と底面に形成された絶縁層上に導電性物質
    層を形成する工程とを含むことを特徴とする半導体基板
    上にキャパシタを形成する方法。
JP63112941A 1988-05-09 1988-05-09 半導体基板上にキャパシタを形成する方法 Pending JPH01282855A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63112941A JPH01282855A (ja) 1988-05-09 1988-05-09 半導体基板上にキャパシタを形成する方法
US07/342,070 US4906590A (en) 1988-05-09 1989-04-24 Method of forming a trench capacitor on a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63112941A JPH01282855A (ja) 1988-05-09 1988-05-09 半導体基板上にキャパシタを形成する方法

Publications (1)

Publication Number Publication Date
JPH01282855A true JPH01282855A (ja) 1989-11-14

Family

ID=14599337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63112941A Pending JPH01282855A (ja) 1988-05-09 1988-05-09 半導体基板上にキャパシタを形成する方法

Country Status (2)

Country Link
US (1) US4906590A (ja)
JP (1) JPH01282855A (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009583B1 (ko) * 1990-11-29 1993-10-07 삼성전자 주식회사 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
KR920018987A (ko) * 1991-03-23 1992-10-22 김광호 캐패시터의 제조방법
JP2815495B2 (ja) * 1991-07-08 1998-10-27 ローム株式会社 半導体記憶装置
TW222710B (ja) * 1991-09-07 1994-04-21 Samsung Electronics Co Ltd
US5153813A (en) * 1991-10-31 1992-10-06 International Business Machines Corporation High area capacitor formation using dry etching
US5155657A (en) * 1991-10-31 1992-10-13 International Business Machines Corporation High area capacitor formation using material dependent etching
US5191509A (en) * 1991-12-11 1993-03-02 International Business Machines Corporation Textured polysilicon stacked trench capacitor
US5245206A (en) * 1992-05-12 1993-09-14 International Business Machines Corporation Capacitors with roughened single crystal plates
JPH06188385A (ja) * 1992-10-22 1994-07-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7118988B2 (en) 1994-08-15 2006-10-10 Buerger Jr Walter Richard Vertically wired integrated circuit and method of fabrication
US5879866A (en) * 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
US5556802A (en) * 1995-06-07 1996-09-17 International Business Machines Corporation Method of making corrugated vertical stack capacitor (CVSTC)
US5663090A (en) * 1995-06-29 1997-09-02 Micron Technology, Inc. Method to thermally form hemispherical grain (HSG) silicon to enhance capacitance for application in high density DRAMs
US5639685A (en) * 1995-10-06 1997-06-17 Micron Technology, Inc. Semiconductor processing method of providing a conductively doped layer of hemispherical grain polysilicon
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
US5877061A (en) * 1997-02-25 1999-03-02 International Business Machines Corporation Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications
US6150687A (en) 1997-07-08 2000-11-21 Micron Technology, Inc. Memory cell having a vertical transistor with buried source/drain and dual gates
US5973356A (en) * 1997-07-08 1999-10-26 Micron Technology, Inc. Ultra high density flash memory
US6066869A (en) * 1997-10-06 2000-05-23 Micron Technology, Inc. Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor
US6528837B2 (en) * 1997-10-06 2003-03-04 Micron Technology, Inc. Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor
US6025225A (en) * 1998-01-22 2000-02-15 Micron Technology, Inc. Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
US6124729A (en) 1998-02-27 2000-09-26 Micron Technology, Inc. Field programmable logic arrays with vertical transistors
US5981350A (en) * 1998-05-29 1999-11-09 Micron Technology, Inc. Method for forming high capacitance memory cells
US6221680B1 (en) 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
US6208164B1 (en) 1998-08-04 2001-03-27 Micron Technology, Inc. Programmable logic array with vertical transistors
DE19930188A1 (de) * 1999-06-30 2001-01-04 Infineon Technologies Ag Verfahren zur Herstellung von Gräben für Speicherkondensatoren von DRAM-Halbleiterspeichern
DE10040464A1 (de) * 2000-08-18 2002-02-28 Infineon Technologies Ag Grabenkondensator und Verfahren zu seiner Herstellung
TW512526B (en) * 2000-09-07 2002-12-01 Sanyo Electric Co Semiconductor integrated circuit device and manufacturing method thereof
US6555430B1 (en) * 2000-11-28 2003-04-29 International Business Machines Corporation Process flow for capacitance enhancement in a DRAM trench
DE10127336B4 (de) * 2001-06-06 2006-07-06 Infineon Technologies Ag Halbleiterspeicherzelle mit einem Auswahltransistor und einem Speicherkondensator
US6620675B2 (en) * 2001-09-26 2003-09-16 International Business Machines Corporation Increased capacitance trench capacitor
EP1306894A1 (en) * 2001-10-19 2003-05-02 Infineon Technologies AG A method of forming a silicon dioxide layer on a curved Si surface
US20050009269A1 (en) * 2003-05-21 2005-01-13 Hiroki Shinkawata Semiconductor device and method of manufacturing semiconductor device
US6806138B1 (en) * 2004-01-21 2004-10-19 International Business Machines Corporation Integration scheme for enhancing capacitance of trench capacitors
US20070267671A1 (en) * 2006-05-17 2007-11-22 International Business Machines Corporation Trench capacitor having lateral extensions in only one direction and related methods
US9183977B2 (en) * 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
US20170186837A1 (en) * 2015-12-29 2017-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench capacitor with scallop profile
DE102016122943B4 (de) 2015-12-29 2024-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierter chip beinhaltend einen tiefgrabenkondensator mit gewelltem profil sowie herstellungsverfahren für letzteren
US11894418B2 (en) 2021-01-25 2024-02-06 Changxin Memory Technologies, Inc. Semiconductor structure, preparation method of same, and semiconductor device
CN114792756A (zh) * 2021-01-25 2022-07-26 长鑫存储技术有限公司 半导体结构及其制备方法、半导体器件
CN118073177A (zh) * 2022-11-10 2024-05-24 长鑫存储技术有限公司 一种半导体结构的制备方法以及半导体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4397075A (en) * 1980-07-03 1983-08-09 International Business Machines Corporation FET Memory cell structure and process
JPS60173871A (ja) * 1984-02-20 1985-09-07 Nec Corp Ｍｉｓ型半導体記憶装置およびその製造方法
JPS61135151A (ja) * 1984-12-05 1986-06-23 Mitsubishi Electric Corp 半導体記憶装置
US4702795A (en) * 1985-05-03 1987-10-27 Texas Instruments Incorporated Trench etch process

Also Published As

Publication number Publication date
US4906590A (en) 1990-03-06

Similar Documents

Publication Publication Date Title
JPH01282855A (ja) 半導体基板上にキャパシタを形成する方法
US5284787A (en) Method of making a semiconductor memory device having improved electrical characteristics
US5466628A (en) Method of manufacturing trench capacitor with a recessed field oxide layer
KR100219483B1 (ko) 반도체 장치의 커패시터 제조방법
KR940006681B1 (ko) 스택트렌치 셀 및 그 제조방법
US5701022A (en) Semiconductor memory device with trench capacitor
US6177309B1 (en) Methods of forming integrated circuit capacitors having merged annular storage electrodes therein
JP2000049112A (ja) 半導体装置の自己整列コンタクト形成方法
KR930001418B1 (ko) 반도체 장치의 제조방법
JP3190659B2 (ja) 半導体メモリ及びその製造方法
KR920006754B1 (ko) 측벽막을 갖는 반도체 장치와 그 제조방법
JP2613077B2 (ja) 半導体装置の製造方法
KR100682166B1 (ko) 반도체 소자의 제조방법
KR0179839B1 (ko) 반도체소자의 캐패시터 제조방법
KR0183728B1 (ko) 반도체장치의 캐패시터 및 그 제조방법
KR100243258B1 (ko) 반도체메모리장치 및 그 제조방법
KR910008122B1 (ko) 2중 적층 캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법
KR960003499B1 (ko) 반도체메모리장치 및 그 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR0161838B1 (ko) 디램셀의 제조방법
KR0144922B1 (ko) 고밀도 반도체 메모리장치의 제조방법
KR960003769B1 (ko) 반도체메모리장치 및 그 제조방법
KR100218308B1 (ko) 고집적 반도체장치의 커패시터 제조방법
KR970010773B1 (ko) 디램(dram) 제조 방법
KR100232213B1 (ko) 커패시터의 제조방법