KR0161838B1 - 디램셀의 제조방법 - Google Patents

디램셀의 제조방법 Download PDF

Info

Publication number
KR0161838B1
KR0161838B1 KR1019900021629A KR900021629A KR0161838B1 KR 0161838 B1 KR0161838 B1 KR 0161838B1 KR 1019900021629 A KR1019900021629 A KR 1019900021629A KR 900021629 A KR900021629 A KR 900021629A KR 0161838 B1 KR0161838 B1 KR 0161838B1
Authority
KR
South Korea
Prior art keywords
forming
photo
polysilicon film
etch process
film
Prior art date
Application number
KR1019900021629A
Other languages
English (en)
Other versions
KR920013696A (ko
Inventor
김홍석
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019900021629A priority Critical patent/KR0161838B1/ko
Publication of KR920013696A publication Critical patent/KR920013696A/ko
Application granted granted Critical
Publication of KR0161838B1 publication Critical patent/KR0161838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본발명은 커패시터 면적을 확장시킬 수 있는 디램셀의 제조방법을 제공하기 위한것으로 이를위해 기판위에 통상의 방법으로 필드영역과 액티브영역을 형성하고 각 영역위에 측벽스페이서를 갖는 게이트를 형성하는 단계,
산화막을 증착하고 포토/에치 공정을 실시하여 각 게이트 사이에 메몰콘택트를 형성하는 단계,
전체적으로 스토리지노드용 폴리실리콘막을 형성하고 포토/에치공정을 거쳐 상기 폴리실리콘막의 표면을 미세한 톱니파형으로 형성하는 단계,
포토/에치 공정을 거쳐 폴리실리콘막의 불필요한 부분을 제거하여 스토리지노드를 형성한 다음 커패시터 유전체막과 플레이트 폴리실리콘막을 차례로 증착하는 단계가 차례로 포함된다.

Description

디램셀의 제조 방법
제1도는 종래의 공정단면도.
제2도는 본발명의 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3, 5, 6, 7 : 산화막 4, 8, 10 : 폴리실리콘막
9 : 유전체막 PR : 감광제
본발명은 디램셀(DRAM CELL)의 제조 방법에 관한것으로, 특히 커패시터 스토리지노드의 면적을 확장할수 있는 방법에 관한것이다.
종래의 제조공정을 첨부된 제1도 (a)내지 제1도 (c)를 참조하여 설명하면 다음과 같다.
먼저 제1도 (a)와 같이 통상의 LOCOS(Local Oxidation of Silicon)공정으로 기판(20)위에 필드산화막(21)을 형성하고 제1도 (b)와 같이 필드(Field)영역과 액티브(Active)영역위에 게이트산화막(22)과 게이트 폴리실리콘막(23)과 게이트 캡산화막(24) 및 측벽 산화막(25)으로 이루어진 게이트를 형성한 다음 소오스/드레인 형성을 위한 이온주입을 실시한다.
이어 제1도 (c)와 같이 전체적으로 산화막(26)을 증착한 다음 포토/에치 공정을 거쳐 메몰콘택트를 형성하고 다시 스토리지노드용 폴리실리콘막(27)을 증착한 다음 포토/에치 공정을 거쳐 스토리지노드를 형성한다.
그리고 스토리지노드위에 커패시터 유전체막(28)을 형성하고 그위에 플레이트용 폴리실리콘막(29)을 형성한 다음 포토/에치 공정을 거쳐 플레이트를 형성한다.
그러나 상기 종래기술은 커패시터 면적이 스토리지 노드의 크기와 높이 및 그 하부구조에 의해 좌우되므로 그 면적을 확장시키는데는 한계가 있었다. 본발명은 상기 단점을 제거키 위한것으로 이를 첨부된 제2도 (a)내지 제2도 (e)를 참조하여 상술하면 다음과 같다.
먼저 제2도 (a)와 같이 기판(1)위에 통상의 LOCOS 공정을 실시하여 필드산화막(2)을 형성한다.
그리고 제2도 (b)와 같이 전체적으로 게이트용 산화막(3)과 게이트용 폴리실리콘막(4) 및 게이트 캡산화막(5)을 차례로 증착한 후 포토/에치 공정을 거쳐 필드영역과 액티브영역위에 각각 게이트를 형성하므로써 워드라인(Word line)을 형성한다.
이어 제2도 (c)와 같이 절연용산화막(3)을 형성하고 제2도 (d)와 같이 포토/에치공정을 거쳐 각 게이트 사이에 메몰콘택트를 형성한 다음 전체적으로 스토리지 노드용 폴리실리콘막(8)을 증착한다.
그리고 전자 빔 장치 또는 X레이 장치를 이용하여 상기 폴리실리콘막(8)위에 감광제(PR)를 이용한 포토/에치 공정을 실시하므로써 상기 폴리실리콘막(8)이 미세한 톱니 파형으로 형성되도록 한다.
이어 제2도 (e)와 같이 상기 감광제(PR)를 제거하고 다시 감광제를 이용한 포토/에치공정을 거쳐 스토리지노드를 형성한 다음 커패시터 유전체막(9)과 플레이트용 폴리실리콘막(10)을 차례로 증착한다.
이상과같이 본 발명에 의하면 전자 빔 장치 또는 X레이 장치의 해상력을 이용하여 스토리지노드용 폴리실리콘막 표면을 미세한 톱니파형의 형상으로 형성하므로써 커패시터의 면적을 증가시킬 수 있게된다.

Claims (2)

  1. 기판위에 통상의 방법으로 필드산화막과 액티브 영역을 형성하고 각 영역위에 측벽스페이서를 갖는 게이트를 형성하는 단계, 산화막을 증착하고 포토/에치 공정을 실시하여 각 게이트 사이에 메몰콘텍트를 형성하는 단계, 전체적으로 스토리지노드용 폴리실리콘막을 형성하고 포토/에치 공정을 거쳐 상기 폴리실리콘막의 표면을 미세한 톱니파형으로 형성하는 단계, 포토/에치공정을 거쳐 폴리실리콘막의 불필요한 부분을 제거하여 스토리지노드를 형성한 다음 커패시터유전체막과 플레이트폴리실리콘막을 차례로 증착하는 단계가 차례로 포함됨을 특징으로하는 디램셀의 제조방법.
  2. 제1항에 있어서, 폴리실리콘막을 미세한 톱니파형으로 형성하기위한 포토/에치공정은 전자 빔 장치 또는 X-레이 장치로 실시함을 특징으로 하는 디램셀의 제조방법.
KR1019900021629A 1990-12-24 1990-12-24 디램셀의 제조방법 KR0161838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021629A KR0161838B1 (ko) 1990-12-24 1990-12-24 디램셀의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021629A KR0161838B1 (ko) 1990-12-24 1990-12-24 디램셀의 제조방법

Publications (2)

Publication Number Publication Date
KR920013696A KR920013696A (ko) 1992-07-29
KR0161838B1 true KR0161838B1 (ko) 1998-12-01

Family

ID=19308332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021629A KR0161838B1 (ko) 1990-12-24 1990-12-24 디램셀의 제조방법

Country Status (1)

Country Link
KR (1) KR0161838B1 (ko)

Also Published As

Publication number Publication date
KR920013696A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
JPH01282855A (ja) 半導体基板上にキャパシタを形成する方法
KR0151197B1 (ko) 반도체 메모리장치 및 그 제조방법
KR0151385B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR0161838B1 (ko) 디램셀의 제조방법
US5691221A (en) Method for manufacturing semiconductor memory device having a stacked capacitor
KR930008542B1 (ko) 반도체소자의 커패시터 제조방법
JP2832825B2 (ja) メモリセルキャパシタの製造方法
KR930008541B1 (ko) 실린더형 스택 커패시터 셀의 제조방법
KR940011802B1 (ko) 디램 셀의 제조방법
KR0124576B1 (ko) 반도체 메모리장치의 커패시터 및 이의 제조방법
KR100298426B1 (ko) 반도체메모리장치의제조방법
KR0179839B1 (ko) 반도체소자의 캐패시터 제조방법
KR930007198B1 (ko) 자기 정렬된 이중 스택형 셀제조 방법 및 구조
KR940011803B1 (ko) 디램셀의 제조방법
KR100268938B1 (ko) 반도체 메모리 장치의 제조방법
KR970000223B1 (ko) 디램(dram)셀 커패시터 구조 및 제조방법
KR930008070B1 (ko) 디램 셀 제조방법
KR970010773B1 (ko) 디램(dram) 제조 방법
KR100275934B1 (ko) 반도체장치의 미세도전라인 형성방법
KR950013899B1 (ko) 디램셀의 개패시터 제조방법
KR970010681B1 (ko) 2중 실린더 형태의 구조를 갖는 전하보존전극 제조방법
KR100340854B1 (ko) 반도체소자의캐패시터형성을위한콘택홀형성방법
KR940009620B1 (ko) 반도체 셀의 캐패시터 제조방법
KR940004602B1 (ko) 디램셀의 커패시터 제조방법
KR0156099B1 (ko) 다이나믹 램 셀 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050721

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee