KR940004602B1 - 디램셀의 커패시터 제조방법 - Google Patents
디램셀의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR940004602B1 KR940004602B1 KR1019910011920A KR910011920A KR940004602B1 KR 940004602 B1 KR940004602 B1 KR 940004602B1 KR 1019910011920 A KR1019910011920 A KR 1019910011920A KR 910011920 A KR910011920 A KR 910011920A KR 940004602 B1 KR940004602 B1 KR 940004602B1
- Authority
- KR
- South Korea
- Prior art keywords
- node polysilicon
- capacitor
- oxide film
- horizontal
- polysilicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract 6
- 238000000034 method Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 238000000059 patterning Methods 0.000 abstract 1
- 125000006850 spacer group Chemical group 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 1
- 238000006068 polycondensation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
제1도는 종래 핀구조의 커패시터를 포함하는 디램셀의 단면도.
제2도는 본 발명의 핀구조의 커패시터 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 필드산화막
3 : 폴리게이트 4, 6, 8, 10 : 산화막
5 : 제 1수평노드 폴리실리콘 7 : 제 2수평노드폴리실리콘
9, 11, 14 : 감광막 12 : 비트라인
13 : 수직노드 폴리실리콘 15 : 커패시터 유전체
16 : 플레이트 폴리실리콘
본 발명은 디램셀의 커패시터 제조방법에 관한 것으로, 특히 스토리지 커패시턴스를 향상시키기 적당하도록 한 것이다.
종래의 적층형 커패시터 구조의 디램셀에 있어서는 제1도와 같이 셀커패시터의 유효면적을 넓히기 위한 수단으로 핀구조의 커패시터를 제조하였다.
즉, 기판(1)에 필드산화막(2)을 성장시키고 게이트(3), 소오스 및 드레인영역(18), 비트라인(12)을 차례로 형성한 후 산화막(4)과 질화막(19)을 전표면에 증착한 상태에서 사진석판술(Photo Lithography) 및 식각공정에 의해 매몰콘택(Buried Contact)을 형성하고 수평 노드 폴리실리콘(20), 유전체(15), 플레이트 폴리실리콘(16)을 차례로 증착하여 핀구조의 커패시터를 제조하였다.
그러나, 상기와 같은 종래 핀구조의 커패시터 제조방법에 있어서는 매몰콘택 형성시 질화막(19)과 산화막(4)을 동시에 에치해야 하므로 산화막(4)을 안정되게 제거할 수 없으며, 수평노드 폴리실리콘(20)만 형성하므로 커패시터의 유효면적을 극대화시키는데 한계가 있는 결점이 있다.
본 발명은 상기와 같은 종래의 결점을 해결하기 위한 것으로, 수평 노드폴리실리콘을 형성함과 동시에 수직노드 폴리실리콘을 형성하여 커패시턴스를 향상시킬 수 있는 핀구조의 커패시터 제조방법을 제공하는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제2도에 의하여 상세히 설명하면 다음과 같다.
먼저 제2a도와 같이 기판(1)에 필드산화막(2)을 성장시켜 액티브영역과 필드영역을 구분하고 상기 액티브영역에 폴리게이트(3)를 증착하여 패터닝한 상태에서 고농도 n형 (n+) 이온을 주입하므로 소오스 및 드레인 영역을 형성한 후 산화막(4)을 증착하고 사진석판술 및 식각공정에 의해 매몰콘택(Buried Contact)을 형성한다.
그리고 제2b도와 같이 n형 이온이 도핑된 제1수평 노드폴리실리콘(5), n형 이온이 도핑된 산화막(6), n형 이온이 도핑된 제2수평 노드폴리실리콘(7), n형 이온이 도핑된 산화막(8)을 차례로 증착한다.
이때, 셀 커패시터의 용량에 따라 n형 이온이 도핑된 폴리실리콘과 산화막의 층수를 증가시킬 수 있다.
다음에 제2c도와 같이 감광막(9)을 사용하여 맨 아래의 제1수평 노드폴리실리콘(5)이 드러날때까지 사진석판술 및 식각공정을 실시한 후 상기 감광막(9)을 제거하고 제2d도와 같이 이온이 도핑된 산화막(10)을 증착하여 에치백한다.
이후에 다시 감광막(11)을 사용하여 도핑된 산화막(10) 사이의 비트라인(12) 상방에 적층된 제1수평노드 폴리실리콘(5)-산화막(6)-제2수평노드 폴리실리콘(7)-산화막(8)을 선택적 식각한다.
그리고 제2e도와 같이 도핑된 수직노드 폴리실리콘(13)을 전표면에 증착시키고 RIE(Reactive ion Etch) 공정을 실시하여 수평 노드 폴리실리콘(5)(6) 주변에 폴리측벽을 형성한다.
다음에 제2f도와 같이 감광막(14)을 형성하고 수평노드 폴리실리콘(5)(7) 상방의 감광막만 제거한 후 습식 식각으로 산화막(6)(8)을 제거한다.
이어서 제2g도와 같이 감광막(14)을 모두 제거하고 커패시터 유전체(15)와 도핑된 플레이트 폴리실리콘(16)을 증착한 후(H)와 같이 절연층(17)을 증착하는 통상의 후공정을 진행한다.
이상에서 설명한 바와 같은 본 발명은 수평 노드 폴리실리콘(5)(7)과 수직노드 폴리실리콘(13)을 동시에 형성하여 셀 커패시터 유효면적을 극대화시킬 수 있으며 수평노드 폴리실리콘(5)(7) 사이의 산화막(6)(8) 제거시 노드 상단부분의 감광막만을 제거시켜 습식식각을 하므로 기존 핀구조의 적층형 디램에서와 같은 노드 폴리실리콘 아래의 질화막이 필요 없어져 산화막을 안정되게 제거할 수 있는 효과가 있다.
Claims (2)
- 핀구조의 커패시터 제조방법에 있어서, 상기 핀구조의 커패시터 중심부분의 수직 노드 폴리실리콘의 일부를 제거하고 수평 노드 폴리실리콘(5) (7)의 측벽에 다수의 수직노드 폴리실리콘(13)을 형성하여서 이루어짐을 특징으로 하는 디램셀의 커패시터 제조방법.
- 제1항에 있어서, 수평, 수직 노드 폴리실리콘(5)(7)(13)은 기판(1)상에 게이트(2)를 형성하고 산화막(4)을 증착하여 패터닝하므로 매몰 콘택을 형성하는 공정과, 상기 전표면에 제1수평 노드 폴리실리콘(5), 도핑된 산화막(6), 제2수평노드폴리실리콘(7), 도핑된 산화막(8)을 차례로 증착하고 소오스 및 드레인영역 상방의 제1수평노드 폴리실리콘(5)이 드러날 때까지 식각하는 공정과, 상기 식각부분에 도핑된 산화막(10)을 증착하고 비트라인(12)이 형성된 산화막(4) 상방을 식각하여 트렌치를 형성하는 공정과, 수직 노드 폴리실리콘(13)을 증착하고 RIE 공정을 실시하여 폴리측벽을 형성하는 공정과, 전표면에 감광막(14)을 증착하고 수평 노드 폴리실리콘(5)(7) 상방의 감광막을 제거한 후 습식식각으로 산화막(6)(8)을 제거하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 디램셀의 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003387A KR930003387A (ko) | 1993-02-24 |
| KR940004602B1 true KR940004602B1 (ko) | 1994-05-25 |
Family
ID=19317215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004602B1 (ko) |
-
1991
- 1991-07-12 KR KR1019910011920A patent/KR940004602B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003387A (ko) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5523542A (en) | Method for making dynamic random access memory cell capacitor | |
| KR930000581B1 (ko) | 자기 정렬된 캐패시터 콘택을 갖는 셀 제조방법 및 구조 | |
| KR960011664B1 (ko) | 반도체 장치의 캐패시터 형성방법 | |
| KR970000977B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970000717B1 (ko) | 캐패시터 제조방법 | |
| KR940004602B1 (ko) | 디램셀의 커패시터 제조방법 | |
| KR950011640B1 (ko) | 디램셀 구조 및 제조방법 | |
| US5691221A (en) | Method for manufacturing semiconductor memory device having a stacked capacitor | |
| KR0136777B1 (ko) | 자기정합법에 의한 디램 셀 및 그 제조방법 | |
| KR940011803B1 (ko) | 디램셀의 제조방법 | |
| KR0136529B1 (ko) | 반도체 메모리 소자의 커패시터 제조방법 | |
| KR100244305B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR960006716B1 (ko) | 반도체 집적회로 제조 방법 | |
| KR100226780B1 (ko) | 디램 셀 제조방법 | |
| KR100215884B1 (ko) | 반도체 메모리소자 및 그 제조방법 | |
| KR100636669B1 (ko) | 디램 메모리 셀의 제조방법 | |
| KR100396688B1 (ko) | 반도체메모리장치의제조방법 | |
| KR940000503B1 (ko) | 다이나믹 랜덤 억세스 메모리 셀의 제조방법 | |
| KR100252542B1 (ko) | 디램셀저장전극제조방법 | |
| KR100196223B1 (ko) | 커패시터의 제조방법 | |
| KR940011805B1 (ko) | 캐패시터 전하저장전극 제조방법 | |
| KR960013644B1 (ko) | 캐패시터 제조방법 | |
| KR0144175B1 (ko) | 반도체 메모리장치 제조방법 | |
| KR960001338B1 (ko) | 반도체 소자의 전하저장전극 제조 방법 | |
| KR940004599B1 (ko) | 디램 셀의 구조 및 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |