KR930003387A - 디램셀의 커패시터 제조방법 - Google Patents
디램셀의 커패시터 제조방법 Download PDFInfo
- Publication number
- KR930003387A KR930003387A KR1019910011920A KR910011920A KR930003387A KR 930003387 A KR930003387 A KR 930003387A KR 1019910011920 A KR1019910011920 A KR 1019910011920A KR 910011920 A KR910011920 A KR 910011920A KR 930003387 A KR930003387 A KR 930003387A
- Authority
- KR
- South Korea
- Prior art keywords
- node polysilicon
- oxide film
- horizontal
- capacitor
- depositing
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 238000000034 method Methods 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 9
- 229920005591 polysilicon Polymers 0.000 claims 9
- 238000000151 deposition Methods 0.000 claims 4
- 238000005530 etching Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 1
- 238000001039 wet etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 구조의 커패시터 공정 단면도.
Claims (2)
- 핀구조의 커패시터 제조방법에 있어서, 상기 핀구조의 커패시터 중심부분의 수직 노드 폴리실리콘의 일부를 제거하고 수평 노드 폴리 실리콘(5) (7)의 측벽에 다수의 수직 노드 폴리실리콘(13)을 형성하여서 이루어짐을 특징으로 하는 디램셀의 커패시터 제조방법.
- 제1항에 있어서, 수평, 수직 노드 폴리실리콘(5) (7) (13)은 기판(1)상에 게이트(2)를 형성하고 산화막(4)을 증착하여 패터닝하므로 매몰 콘택을 형성하는 공정과, 상기 전 표면에 제1수평 노드 폴리실리콘(5), 도핑된 산화막(6), 제2수평 노드 폴리실리콘(7), 도핑된 산화막(8)을 차례로 증착하고 소오스/드레인영역 상방의 제1수평 노드 폴리실리콘(5)이 드러날때까지 식각하는 공정과, 상기 식각부분에 도핑된 산화막(10)을 증착하고 비트라인(12)이 형성된 산화막(4)상방을 식각하여 트렌치를 형성하는 공정과, 수직 노드 폴리실리콘(13)을 증착하고 RIE공정을 실시하여 폴리측벽을 형성하는 공정과, 전표면에 P/R(14)을 증착하고 수평 노드 폴리실리콘(5) (7)을 상방의 P/R을 제거한 후 습식식각으로 산화막(6) (8)을 제거하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 디램셀의 커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003387A true KR930003387A (ko) | 1993-02-24 |
| KR940004602B1 KR940004602B1 (ko) | 1994-05-25 |
Family
ID=19317215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910011920A KR940004602B1 (ko) | 1991-07-12 | 1991-07-12 | 디램셀의 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940004602B1 (ko) |
-
1991
- 1991-07-12 KR KR1019910011920A patent/KR940004602B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940004602B1 (ko) | 1994-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR930004345B1 (ko) | 적층캐패시터 구조의 전하저장전극 제조방법 | |
| KR930014896A (ko) | 디램 셀의 제조방법 | |
| KR940003590B1 (ko) | 메모리 셀 제조방법 | |
| KR930007198B1 (ko) | 자기 정렬된 이중 스택형 셀제조 방법 및 구조 | |
| KR940016504A (ko) | 반도체 소자의 콘택 제조방법 | |
| KR930003385A (ko) | 디램 셀 제조방법 | |
| KR930005209A (ko) | 디램셀의 구조 및 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR930011251A (ko) | 반도체 기억장치 및 그의 형성방법 | |
| KR920020702A (ko) | 메모리 소자의 커패시터 형성방법 | |
| KR930005210A (ko) | 디램셀의 구조 및 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR940010343A (ko) | 반도체 장치의 저장 노드 전극 제조 방법 | |
| KR920013717A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR930020673A (ko) | 디램셀 구조 및 제조방법 | |
| KR950002034A (ko) | 폴리스페이서 구조 전극을 갖는 캐패시터 형성방법 | |
| KR930015009A (ko) | 디램 셀 제조방법 | |
| KR940003027A (ko) | 디램셀의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030417 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |