KR920020702A - 메모리 소자의 커패시터 형성방법 - Google Patents
메모리 소자의 커패시터 형성방법 Download PDFInfo
- Publication number
- KR920020702A KR920020702A KR1019910005913A KR910005913A KR920020702A KR 920020702 A KR920020702 A KR 920020702A KR 1019910005913 A KR1019910005913 A KR 1019910005913A KR 910005913 A KR910005913 A KR 910005913A KR 920020702 A KR920020702 A KR 920020702A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- storage node
- polysilicon
- polysilicon film
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정 단면도.
Claims (5)
- 메몰 콘텍트 형성 이후 진행되는 메모리 셀의 커패시터 형성 공정에 있어서, 스토리지 노드용 도우프된 제1폴리실리콘막과 산화막을 차례로 형성하고 스토리지 노드 영역 한정을 의한 포토/에치 공정을 실시하여 이들의 불필요한 부분을 제거하는 단계, 상기 산화막에 포토/에치 공정을 실시하여 메몰 콘택트 상측 부위를 제거하는 단계, 전체적으로 스토리지 노드용 도우프된 제2폴리실리콘막을 증착하고 에치 공정을 실시하여 상기 잔여 산화막의 측면에 측벽 폴리실리콘막을 형성한 다음 상기 잔여 산화막을 제거하는 단계, 상기 스토리지 노드 폴리실리콘막의 표면에 커패시터 유전체막을 형성하고, 이 위에 플레이트 폴리실리콘막을 증착하는 단계가 차례로 포함됨을 특징으로 하는 메모리 소자의 커패시터 형성방법.
- 제1항에 있어서, 상기 산화막은 CVD법으로 증착하여 형성함을 특징으로 하는 메모리 소자의 커패시터 형성방법.
- 제1항에 있어서, 측벽 폴리실리콘막 형성을 위한 제2폴리실리콘막의 에치는 RIE법으로 실시함을 특징으로 하는 메모리 소자의 커패시터 형성방법.
- 제1항에 있어서, 상기 스토리지 노드용의 도우프된 제1 및 제2폴리실리콘막의 형성공정은 먼저 도우프되지 않은 폴리실리콘막을 증착하고 이 위에 이온 주입 공정을 사용하여 불순물을 도핑시키는 공정으로 이루어지는 것을 특징으로 하는 메모리 소자의 커패시터 형성방법.
- 제4항에 있어서, 이온 주입 공정은 PoCL3도핑공정으로 대체하여 실시함을 특징으로 하는 메모리 소자의 커패시터 형성방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005913A KR920020702A (ko) | 1991-04-12 | 1991-04-12 | 메모리 소자의 커패시터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910005913A KR920020702A (ko) | 1991-04-12 | 1991-04-12 | 메모리 소자의 커패시터 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920020702A true KR920020702A (ko) | 1992-11-21 |
Family
ID=67400472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910005913A KR920020702A (ko) | 1991-04-12 | 1991-04-12 | 메모리 소자의 커패시터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920020702A (ko) |
-
1991
- 1991-04-12 KR KR1019910005913A patent/KR920020702A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900001045A (ko) | 스택 커패시터 dram 셀 및 그의 제조방법 | |
| KR970063744A (ko) | 메모리 셀내에 적층 캐패시터의 원통형 저장 노드를 제조하는 방법 | |
| KR920020702A (ko) | 메모리 소자의 커패시터 형성방법 | |
| KR910019225A (ko) | 스택구조의 d램셀과 그 제조방법 | |
| KR950015583A (ko) | 실린더 구조의 저장전극 형성방법 | |
| KR940010333A (ko) | 반도체 메모리장치 및 그 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR100231140B1 (ko) | Dram셀의트랜치캐패시터제조방법 | |
| KR0156096B1 (ko) | 트렌치-스택 디램 셀의 구조 및 그 제조방법 | |
| KR960011665B1 (ko) | 반도체 소자용 적층 캐패시터 형성방법 | |
| KR920010465B1 (ko) | 터널형 스토리지노드를 이용한 고충전 캐패시터 제조방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
| KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
| KR950015772A (ko) | 캐패시터의 전하저장전극 제조방법 | |
| KR930005210A (ko) | 디램셀의 구조 및 제조방법 | |
| KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
| KR920020766A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR930011251A (ko) | 반도체 기억장치 및 그의 형성방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR920008974A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920005389A (ko) | 디스포저블 게이트 측벽 커패시터 셀 제조방법 | |
| KR930005209A (ko) | 디램셀의 구조 및 제조방법 | |
| KR940012610A (ko) | 디램셀 제조방법 | |
| KR970003923A (ko) | 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |