KR930005209A - 디램셀의 구조 및 제조방법 - Google Patents
디램셀의 구조 및 제조방법 Download PDFInfo
- Publication number
- KR930005209A KR930005209A KR1019910014044A KR910014044A KR930005209A KR 930005209 A KR930005209 A KR 930005209A KR 1019910014044 A KR1019910014044 A KR 1019910014044A KR 910014044 A KR910014044 A KR 910014044A KR 930005209 A KR930005209 A KR 930005209A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon
- substrate
- oxide film
- epitaxial layer
- layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Semiconductor Memories (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 디램셀의 공정 단면도.
Claims (3)
- P+기판(1)의 트렌치(13)에 수직산화막(5)을 사이에 두고 유전체(9)와 P-폴리실리콘(14)을 형성함과 아울러 상기 폴리실리콘(14)의 기판(1)상방에는 폴리실리콘(14)보다 내측으로 들어가게 에피층(15)과 유전체(9)를 형성하여 커패시터를 구성하고, 상기 기판(1)상방의 내측으로 들어간 에피층(15)의 측벽에는 수직으로 게이트를 구성한 디램셀의 구조.
- 제1항에 있어서, 상기 에피층(15)의 상면에 N+정선이 형성되고 이 N+정선에 비트라인(10)이 연결된 디램셀의 구조.
- 기판(1)에 트렌치(13)를 형성하고 유전체(9)와 폴리실리콘(14)을 차례로 증착하는 공정과, 상기 폴리실리콘(14)을 기판(1)표면까지 에치백하고 산화막(5)이 증착하는 공정과, 상기 산화막(5)을 사진/식각 공정으로 선택적 제거하고 산화막(5)이 제거된 부분에 에피층(15)을 형성한 후 N+불순물을 주입하는 공정과, 상기 산화막(5)을 제거하고 게이트 산화막(3)과 폴리실리콘(4)을 증착한 후 폴리실리콘(4)을 에치백하여 수직 게이트를 형성하는 공정과, 산화막(11)증착후 콘택을 형성하고 전면에 비트라인(10)을 증착하여 상기 N+정션과 비트라인(10)이 연결되게 하는 공정을 차례로 실시하여서 이루어지는 디램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014044A KR940005894B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014044A KR940005894B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930005209A true KR930005209A (ko) | 1993-03-23 |
KR940005894B1 KR940005894B1 (ko) | 1994-06-24 |
Family
ID=19318593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910014044A KR940005894B1 (ko) | 1991-08-14 | 1991-08-14 | 디램 셀의 구조 및 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940005894B1 (ko) |
-
1991
- 1991-08-14 KR KR1019910014044A patent/KR940005894B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR940005894B1 (ko) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950021710A (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR930005209A (ko) | 디램셀의 구조 및 제조방법 | |
KR930005210A (ko) | 디램셀의 구조 및 제조방법 | |
JPH01283860A (ja) | 半導体装置の製造方法 | |
KR100231140B1 (ko) | Dram셀의트랜치캐패시터제조방법 | |
KR100205436B1 (ko) | 트렌치 형성방법 | |
KR930001431A (ko) | 디램 셀의 구조 및 제조방법 | |
KR930003387A (ko) | 디램셀의 커패시터 제조방법 | |
KR930008883B1 (ko) | 스택 커패시터 제조방법 | |
KR930009128B1 (ko) | 원형 기둥의 트랜치형 디램셀 제조방법 및 구조 | |
KR940004599B1 (ko) | 디램 셀의 구조 및 제조방법 | |
KR930004983B1 (ko) | 스택-트렌치 구조의 d램셀과 그 제조방법 | |
KR20010002747A (ko) | 반도체 소자의 트랜지스터 제조방법 | |
KR930018728A (ko) | 스택형 메모리 셀 제조방법 | |
KR920003522A (ko) | 수직 트랜지스터를 갖는 스택-트렌치 구조의 d램셀과 그 제조방법 | |
KR930015009A (ko) | 디램 셀 제조방법 | |
KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
KR920020702A (ko) | 메모리 소자의 커패시터 형성방법 | |
KR930011251A (ko) | 반도체 기억장치 및 그의 형성방법 | |
JPH054810B2 (ko) | ||
KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
KR920001717A (ko) | 디램셀의 스택 캐패시터 제조방법 | |
KR940003027A (ko) | 디램셀의 제조방법 | |
KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
KR930001404A (ko) | 반도체 장치의 캐패시터 제조방법 및 그 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |