KR940003027A - 디램셀의 제조방법 - Google Patents
디램셀의 제조방법 Download PDFInfo
- Publication number
- KR940003027A KR940003027A KR1019920012596A KR920012596A KR940003027A KR 940003027 A KR940003027 A KR 940003027A KR 1019920012596 A KR1019920012596 A KR 1019920012596A KR 920012596 A KR920012596 A KR 920012596A KR 940003027 A KR940003027 A KR 940003027A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- polysilicon
- region
- manufacturing
- dram cell
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- 238000000034 method Methods 0.000 claims abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 5
- 229920005591 polysilicon Polymers 0.000 claims abstract 5
- 239000003990 capacitor Substances 0.000 claims abstract 4
- 150000004767 nitrides Chemical class 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 3
- 238000000407 epitaxy Methods 0.000 claims abstract 2
- 238000003860 storage Methods 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 커패서터의 표면적을 증가시킬 수 있는 디램셀의 제조방법에 관한 것으로 기판(20)위에 산화막(21)과 질화막(22)을 형성하고, 선택적 에치하여 액티브 영역과 필드영역을 한정한후 액티브 영역에 선택적 에피택시를 이용하여 실리콘(23)을 성장시키고 실리콘(23)위에 게이트(24) 및 비트라인(27)을 형성하며 필드산화막(21)과 N+영역(26)에 걸쳐 노드용 콘택을 형성한후 노드용 폴리실리콘(30), 커패시터 절연막, 플레이트용 폴리실리콘(31)을 형성하여 결국 커패시터의 용량을 증가시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 디램셀의 공정단면도.
제3도는 제2g도의 A-A선 단면도.
제4도는 제2c도의 사시도.
Claims (3)
- 기판(20) 위에 산화막(21), 질화막(22)을 차례로 형성하고 선택적 에치하여 액티브 영역을 한정하는 공정과, 상기 에치된 액티브 영역에 실리콘(23)을 선택적 에피택시를 이용하여 성장시키고 실리콘(23) 위에 게이트(24), 측벽(25), N+영역(26), 비트라인(27)을 형성한 후 질화막(28)과 산화막(29)을 형성하는 단계와, 스토리지 노드용 콘택을 형성하고 스토리지 노드용 폴리실리콘(30)을 증착하는 단계와, 상기 질화막(28)을 에치 스톱 포인트로 하여 산화막(29)을 제거하는 단계와, 노출된 스토리지 노드용 폴리실리콘(30)에 커패시터 절연막을 형성하고 전면에 플레이트용 폴리실리콘(31)을 증착하는 단계를 포함하여서 된 디램셀의 제조방법.
- 제1항에 있어서, 기판(20)과 실리콘(23)을 p형으로 하는 디램셀의 제조방법.
- 제1항에 있어서, 스토리지 노드용 콘택은 N+영역(26)과 필드산화막(21) 일부분을 포함한 부분에 형성하는 디램셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012596A KR960002778B1 (ko) | 1992-07-15 | 1992-07-15 | 디램셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920012596A KR960002778B1 (ko) | 1992-07-15 | 1992-07-15 | 디램셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940003027A true KR940003027A (ko) | 1994-02-19 |
| KR960002778B1 KR960002778B1 (ko) | 1996-02-26 |
Family
ID=19336357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920012596A KR960002778B1 (ko) | 1992-07-15 | 1992-07-15 | 디램셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960002778B1 (ko) |
-
1992
- 1992-07-15 KR KR1019920012596A patent/KR960002778B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002778B1 (ko) | 1996-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003075A (ko) | 트렌치 서라운딩 게이트구조를 가지는 TFT(Thin Film Transistor) 제조방법 | |
| EP0487739A4 (en) | Method of manufacturing semiconductor device | |
| KR940003027A (ko) | 디램셀의 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR930009584B1 (ko) | 커패시터 제조방법 | |
| KR940009639B1 (ko) | 고집적 메모리 셀 캐패시터 제조방법 및 그 구조 | |
| KR940018978A (ko) | 반도체 장치의 저장용 캐패시터 노드 구조 및 제조방법 | |
| KR930020684A (ko) | 메모리 셀 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR930011260A (ko) | 표면적이 증대된 전하저장 전극 제조방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950004539A (ko) | 반도체 기억장치 및 그 제조방법 | |
| KR930018721A (ko) | 디램 셀의 캐패시터 저장전극 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR930020673A (ko) | 디램셀 구조 및 제조방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR920013718A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR910013260A (ko) | 디램의 트랜지스터 제조방법 | |
| KR950025994A (ko) | 반도체 기억소자의 캐패시터 형성 방법 | |
| KR940003045A (ko) | Dram 셀의 캐패시터 제조방법 | |
| KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
| KR940022861A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR930017191A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR970054175A (ko) | 스태틱 램(sram) 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040119 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |