KR920013718A - 고집적 모스 소자의 커패시터 제조방법 - Google Patents

고집적 모스 소자의 커패시터 제조방법 Download PDF

Info

Publication number
KR920013718A
KR920013718A KR1019900020954A KR900020954A KR920013718A KR 920013718 A KR920013718 A KR 920013718A KR 1019900020954 A KR1019900020954 A KR 1019900020954A KR 900020954 A KR900020954 A KR 900020954A KR 920013718 A KR920013718 A KR 920013718A
Authority
KR
South Korea
Prior art keywords
film
forming
polycrystalline silicon
etching
tertiary
Prior art date
Application number
KR1019900020954A
Other languages
English (en)
Other versions
KR930009587B1 (ko
Inventor
이상래
서범문
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900020954A priority Critical patent/KR930009587B1/ko
Publication of KR920013718A publication Critical patent/KR920013718A/ko
Application granted granted Critical
Publication of KR930009587B1 publication Critical patent/KR930009587B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

고집적 모스소자의 커패시터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도

Claims (2)

  1. 기판위에 통상의 방법으로 필드영역과 액티브 영역을 한정하고 각 영역위에 측벽 스페이서를 갖는 게이트를 형성하여 워드 라인을 형성하는 단계, 절연용 1차 산화막과 평탄화용 SOG막과 질화막과 정전용량확대용 다결정규소막 및 2차 산화막을 차례로 증착하고 이들을 건식 에치하여 각 게이트 사이에 메몰 콘택트를 공정하는 단계, 스트리지 노드용 다결정 규소막과 평탄화용 3차 산화막을 차례로 형성하고 감광제를 이용하여 사이를 한정한 다음 그의 부분의 3차 산화막을 제거하느 단계, 사기 감광제밑의 3차 산화막을 마스크로 스토리지 노드용다결정 규소막을 에치하는 단계, 4차 산호막을 형성하고 이를 에치하여 측벽 스페이서를 형성한 다음 다결정 규소막을 형성하고 이를 에치하여 측벽 스페이서를 형성한 다음 다결정 규소막을 형성하고 이를 에치하여 측벽 스페이서를 형성하는 단계, 상기 3차 및 4차 산화막을 습식에치하여 제거하고 커패시터 유전체 및 플레이트 다결정 규소막을 형성하는 단계가 차례로 포함됨을 특징으로하는 고집적 모스소자의 커패시터 제조방법.
  2. 제1항에 있어서, 다결정 규소막을 폴리사이드막으로 대체할 수 있음을 특징으로 하는 고집적 모스소자의 커패시터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020954A 1990-12-18 1990-12-18 반도체 메모리 소자 제조방법 KR930009587B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020954A KR930009587B1 (ko) 1990-12-18 1990-12-18 반도체 메모리 소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020954A KR930009587B1 (ko) 1990-12-18 1990-12-18 반도체 메모리 소자 제조방법

Publications (2)

Publication Number Publication Date
KR920013718A true KR920013718A (ko) 1992-07-29
KR930009587B1 KR930009587B1 (ko) 1993-10-07

Family

ID=19307799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020954A KR930009587B1 (ko) 1990-12-18 1990-12-18 반도체 메모리 소자 제조방법

Country Status (1)

Country Link
KR (1) KR930009587B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278643B1 (ko) * 1992-10-21 2001-02-01 윤종용 반도체 메모리장치 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278643B1 (ko) * 1992-10-21 2001-02-01 윤종용 반도체 메모리장치 제조방법

Also Published As

Publication number Publication date
KR930009587B1 (ko) 1993-10-07

Similar Documents

Publication Publication Date Title
KR960043227A (ko) 디램(dram) 셀 및 그 제조 방법
KR920022525A (ko) 디램셀의 캐패시터 제조 방법 및 그 구조
JPH04328864A (ja) 超高集積半導体メモリ装置の製造方法
KR0151385B1 (ko) 반도체 메모리 장치 및 그 제조방법
KR920013718A (ko) 고집적 모스 소자의 커패시터 제조방법
KR930011258A (ko) 트랜치 커패시터를 갖는 dram의 제조방법
KR920013721A (ko) 고집적 모스소자의 커패시터 제조방법
KR930009584B1 (ko) 커패시터 제조방법
KR920013717A (ko) 고집적 모스 소자의 커패시터 제조방법
KR970000223B1 (ko) 디램(dram)셀 커패시터 구조 및 제조방법
KR0161838B1 (ko) 디램셀의 제조방법
KR930012121B1 (ko) 적층형 커패시터의 제조방법
KR100235983B1 (ko) 적층형 커패시터 제조방법
KR930008882B1 (ko) 반도체 메모리 소자의 더블스택 커패시터 제조방법
KR930008884B1 (ko) 스택커패시터 셀 제조방법
KR950010076A (ko) 반도체소자의 디램셀 제조방법
KR930015005A (ko) 디램셀의 제조방법
KR920013750A (ko) 고집적 모스 소자의 커패시터 제조방법
KR920013722A (ko) 고집적 모스소자의 커패시터 제조방법
KR920015596A (ko) 스택 커패시터 제조방법
KR930014966A (ko) 트랜치형 비트라인을 갖는 캐패시터 셀 제조방법
KR930011236A (ko) 반도체 기억장치의 적층캐패시터 제조방법
KR890017808A (ko) 디램장치 및 제조방법
KR920015566A (ko) 메모리 셀 제조방법
KR940003027A (ko) 디램셀의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020918

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee