KR920015596A - 스택 커패시터 제조방법 - Google Patents
스택 커패시터 제조방법 Download PDFInfo
- Publication number
- KR920015596A KR920015596A KR1019910000284A KR910000284A KR920015596A KR 920015596 A KR920015596 A KR 920015596A KR 1019910000284 A KR1019910000284 A KR 1019910000284A KR 910000284 A KR910000284 A KR 910000284A KR 920015596 A KR920015596 A KR 920015596A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- polysilicon film
- bit line
- etch process
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000003990 capacitor Substances 0.000 title claims 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 6
- 229920005591 polysilicon Polymers 0.000 claims 6
- 238000000034 method Methods 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 2
- 150000004767 nitrides Chemical class 0.000 claims 2
- 238000003860 storage Methods 0.000 claims 2
- 238000005530 etching Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조공정단면도.
Claims (1)
- 기판위에 통상의 방법으로 필드산화막과 게이트를 형성하고 절연용 산화막을 형성한 다음 포토/에치 공정을 거쳐 액티브 영역의 게이트 사이에 비트라인 콘택트를 형성하는 단계, 비트라인 폴리사이드막을 형성하고 전체적으로 산화막과 질화막을 차례로 형성하는 단계, 전체적으로 도우프된 폴리실리콘막을 증착하고 에치공정을 거쳐 스토리 지노드 폴리실리콘막을 형성한 다음 비트라인 상측의 상기 산화막에 상기 질화막을 앤드포인트로 하여 포토/에치 공정을 실시하여 단차를 형성하는 단계, 다시 도우프된 폴리실리콘막을 전체적으로 증착하고 이를 에치하여 상기 산화막 단차에 측벽 폴리실리콘막을 형성하므로써 스토리지노드 폴리실리콘막을 완성하는 단계, 커패시터 유전체막과 플레이트 폴리실리콘막을 차례로 형성하는 단계가 순차적으로 포함됨을 특징으로 하는 스택커패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000284A KR0179002B1 (ko) | 1991-01-10 | 1991-01-10 | 스택 커패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000284A KR0179002B1 (ko) | 1991-01-10 | 1991-01-10 | 스택 커패시터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015596A true KR920015596A (ko) | 1992-08-27 |
| KR0179002B1 KR0179002B1 (ko) | 1999-03-20 |
Family
ID=19309609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000284A KR0179002B1 (ko) | 1991-01-10 | 1991-01-10 | 스택 커패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179002B1 (ko) |
-
1991
- 1991-01-10 KR KR1019910000284A patent/KR0179002B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179002B1 (ko) | 1999-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920015596A (ko) | 스택 커패시터 제조방법 | |
| KR920007143A (ko) | 핀-스택구조의 셀 제조방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR920015565A (ko) | 반도체 셀의 게이트 제조방법 | |
| KR920015545A (ko) | 스택 커패시터 셀 제조방법 | |
| KR920007243A (ko) | 실린더형 스택 커패시터 셀 제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR920015617A (ko) | 스택 커패시터 셀 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR920013726A (ko) | 스택커패시터 셀 제조방법 | |
| KR950004547A (ko) | 반도체 소자의 제조방법 | |
| KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
| KR930014896A (ko) | 디램 셀의 제조방법 | |
| KR920013718A (ko) | 고집적 모스 소자의 커패시터 제조방법 | |
| KR920007070A (ko) | 자기정열 매몰 콘택트를 이용한 디램 셀의 제조방법 | |
| KR930001432A (ko) | 디램셀의 구조 및 제조방법 | |
| KR920020766A (ko) | 메모리 소자의 커패시터 제조방법 | |
| KR920010898A (ko) | 반도체 메모리 셀 제조방법 | |
| KR920015532A (ko) | 디램 셀 제조방법 | |
| KR920015534A (ko) | 스택 커패시터 제조방법 | |
| KR930006943A (ko) | 이중 캐패시터 제조방법 | |
| KR920017282A (ko) | 반도체 메모리소자의 커패시터 제조방법 | |
| KR900017149A (ko) | 고집적 적층형 디램 셀의 제조방법 | |
| KR920008924A (ko) | 메모리 셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091028 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |