KR900017149A - 고집적 적층형 디램 셀의 제조방법 - Google Patents
고집적 적층형 디램 셀의 제조방법 Download PDFInfo
- Publication number
- KR900017149A KR900017149A KR1019890005574A KR890005574A KR900017149A KR 900017149 A KR900017149 A KR 900017149A KR 1019890005574 A KR1019890005574 A KR 1019890005574A KR 890005574 A KR890005574 A KR 890005574A KR 900017149 A KR900017149 A KR 900017149A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- ion implantation
- manufacturing
- highly integrated
- dram cell
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도의 (가)-(마)의 본 발명 적층형 디램셀의 제조공정도.
Claims (1)
- 필스산화막(1) 및 게이트(2)가 형성된 기판에 n-이온주입을 한 후 절연막(3)을 입히고, 자기정합 및 측벽공법을 이용해 비트라인 콘택트를 형성하여서는 그 비트라인콘택트를 통해 소오스드레인용 n+이온주입을 함과 아울러 비트라인(4)을 적층하며, 그 위에 절연막(5)을 입힌 후 저장노드와 상기 n-이온주입된 곳을 연결한 접합부(6)를 형성하고, 그 접합부(6)를 통해 소오스, 드레인용 n+이온주입을 한 다음 측벽공법을 이용해 상기 접합부(6)내측에 절연막벽(7)을 형성하고, 저장노드용 다결정실리콘층(8), 커패시터용 절연막(9), 플레이트용 다결정 실리콘층(10)을 적층형성함을 특징으로 하는 고집적 적층형 디램 셀의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890005574A KR0152896B1 (ko) | 1989-04-27 | 1989-04-27 | 고집적 적층형 디램 셀의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890005574A KR0152896B1 (ko) | 1989-04-27 | 1989-04-27 | 고집적 적층형 디램 셀의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900017149A true KR900017149A (ko) | 1990-11-15 |
| KR0152896B1 KR0152896B1 (ko) | 1998-10-01 |
Family
ID=19285680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890005574A KR0152896B1 (ko) | 1989-04-27 | 1989-04-27 | 고집적 적층형 디램 셀의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0152896B1 (ko) |
-
1989
- 1989-04-27 KR KR1019890005574A patent/KR0152896B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0152896B1 (ko) | 1998-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910019237A (ko) | 커패시터 dram 셀의 제조방법 | |
| KR900019016A (ko) | 디램셀의 제조방법 | |
| KR920008929A (ko) | 반도체 기억장치와 그 제조방법 | |
| KR960032740A (ko) | 반도체 메모리소자의 커패시터 구조 및 그 제조방법 | |
| KR900019141A (ko) | 디램셀 및 그 제조방법 | |
| KR900017149A (ko) | 고집적 적층형 디램 셀의 제조방법 | |
| KR900017148A (ko) | 고집적 트렌치형 디램 셀의 제조방법 | |
| KR950007106A (ko) | 디램(dram)셀 커패시터 제조방법 | |
| KR940008097A (ko) | 캐패시터 용량을 증대한 반도체 메모리 셀 제조방법 | |
| KR930015005A (ko) | 디램셀의 제조방법 | |
| KR950024334A (ko) | 반도체장치 제조방법 | |
| KR940001395A (ko) | 디램 셀의 구조 및 제조방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR920015566A (ko) | 메모리 셀 제조방법 | |
| KR920001639A (ko) | 앤-모스 셀의 고집적 기억소자 제조방법 | |
| KR910020942A (ko) | 스택 커패시터 셀의 제조방법 | |
| KR930003355A (ko) | 반도체 소자의 제조방법 | |
| KR920015545A (ko) | 스택 커패시터 셀 제조방법 | |
| KR920015596A (ko) | 스택 커패시터 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR910008788A (ko) | 커패시터 스토리지 노드의 자동 정렬 접촉방법 | |
| KR910013548A (ko) | 트렌치-스택 디램셀의 구조 및 그 제조방법 | |
| KR950030362A (ko) | 반도체 메모리장치 | |
| KR930001432A (ko) | 디램셀의 구조 및 제조방법 | |
| KR920008932A (ko) | 이중 커패시터 스택구조의 메모리셀 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090526 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |